FPGA
FPGA学习笔记
参考书籍:《数字系统设计与Verilog HDL》(第七版)王金明 编著
#法外狂徒张三
十年饮冰,难凉热血
展开
-
FPGAVerilog语言要素
【FPGA】学习笔记—{Verilog}—{二、Verilog语言要素}2.1 概述2.2 常量 2.2.1 正数 2.2.2 实数 2.2.3 字符串2.3 数据类型 2.3.1 net型 2.3.2 variable型2.4 参数 2.4.1 参数parameter 2.4.2 Verilog-2001中的参数声明 2.4.3 参数的传递 2.4.4 localparam2.5 向量2.6 运算符2.1 概述2.2 常量 2.2.1 正数 2.2.2原创 2020-05-21 23:14:56 · 953 阅读 · 0 评论 -
【FPGA】学习笔记—{Verilog}—{一、Verilog设计初步}
【FPGA】学习笔记—{Verilog}—{一、Verilog设计初步}4.1 Verilog简介4.2 Verilog模块的结构4.2.1 Verilog程序的特点4.2.2 Verilog程序的4个主要部分 1、模块声明 2、端口(Port)定义 3、信号类型声明 4、逻辑功能定义4.3 Verilog基本组合电路设计4.4 Verilog基本时序电路设计4.1 Verilog简介 Verilog是一种硬件描述语言。 Idea→行为级描述→RTL描述→门(Gate)级网表→物理版图4原创 2020-05-21 22:56:51 · 1973 阅读 · 0 评论 -
FPGA学习笔记Project基于Quartus Prime和ModelSim任务task的使用
#【FPGA】学习笔记—{基于Quartus Prime和ModelSim}—{Verilog HDL}—任务task的使用##一、Verilog HDL中任务:###任务的关键字是task,利用任务可以把一个大的程序模块分解成很多小的子模块,方便调试,并且能使结构清晰。###任务(task)定义与调用的格式分别如下:task <任务名>; //注意无端口列表端口及数据类型声明语句;其他语句;endtask###任务调用的格式为<任务名>(端口1原创 2020-05-11 01:25:09 · 1854 阅读 · 0 评论