FPGA
文章平均质量分 82
初学者的笔记
Begonia_cat
热爱音乐的Yilia~
展开
-
FPGA|quartusII安装
Quartus II 安装:上学期EDA课初学fpga,做做小实验挺有趣的。今天给实验室电脑安装quartus II,发现看着教程都不会装(真笨……不过我现在装好啦),为了防止下次还忘记怎么装,就简单记录一下安装过程:双击安装包里面的91_quartus_windows,在弹出框里一路next进行安装,装在C盘就行。将“Quartus_II_9.1破解器”解压到altera\91\quartus\bin,双击运行,生成license.dat文件。用网卡号【quartus II软件工具栏Tools里原创 2021-04-06 20:35:17 · 2565 阅读 · 1 评论 -
FPGA|记得把BDF设为顶层文件啊!!!
4月4清明假期修改了一天的project依旧实现不了,RTL视图只能出来一个模块,另外两个设计的模块出不来,管脚更是没有办法配置。是代码问题吗?我改了改,改了改,依旧不行。而另一个project里我用同样的代码文件(.v),同样的BDF,就成功做出来了。我不禁怀疑,真是玄学?于是又经过4月6号的一天摸索,开始另一个实验,依旧是改bug改到再也不想看见那块板子和那个屏幕。晚饭后回到实验室,我把实验室电脑上做出来的project打开,对比笔记本上没有做出来的project,突然想起好像是要把哪个设为顶层文件来着原创 2021-04-07 10:18:16 · 4703 阅读 · 2 评论 -
FPGA|通过AS下载固化
以下是如何通过AS接口进行固化的过程介绍,包括知识概论(JTAG接口和AS接口的用途以及区别)、固化步骤、实验例程。原创 2021-04-08 14:20:51 · 3355 阅读 · 3 评论 -
FPGA|通过JTAG接口转化为.jic下载固化
这篇笔记将介绍如何通过JTAG接口转化为jic下载固化原创 2021-04-08 16:22:44 · 1833 阅读 · 3 评论 -
FPGA|Signal Tap抓取波形
本篇内容包括两部分:1、介绍一下Signal Tap如何抓取波形。2、以刚做完的实验为例(*实现四个数码管以1HZ的频率进行跳变,从“0000”~“EEEE”一共16个状态的循环跳变*),观察SignalTap波形抓取结果,并分析一下实验中遇到的问题以及解决办法。实验代码和BDF原理图会在篇末给出。原创 2021-04-08 21:12:27 · 11705 阅读 · 3 评论 -
FPGA|DDS设计:合成正弦波(修改中,请勿参考~)
使用 DE0 开发板,合成出 1MHz 的正弦波形采样信号,根据以下 2 种不同的参数,分别合成正弦信号:1、正弦波形存储在 ROM 中,每周期 256 个样点,8 比特格式量化。2、正弦波形存储在 ROM 中,每周期 512 个样点,12 比特格式量化。原创 2021-04-21 19:42:40 · 1644 阅读 · 0 评论 -
FPGA|设计计数器实现0到M循环计数
实验任务:设计一个计数器,计数器每个时钟信号变化一次计数值,从 0 到 M 循环计数,M 是随着计数循环次数发生循环变化,第一次是 7,第二次是 8,第三次是 9,第四次是 7,第五次是 8,… 以此类推。例如,一个完整的计数循环为实验器材:terasic DE0实验软件:quartus II实验代码:module clk( CLK , // clock CNTVAL, CNT, // counter value OV , //overflow CLK原创 2021-04-14 19:03:53 · 2814 阅读 · 2 评论