- 博客(2)
- 收藏
- 关注
RSS订阅原创 System_Verilog_Assertion_1
一旦综合的逻辑是仿真平台硬件设计的一部分，综合的断言就在错误源头触发，然后就可以立刻知道错误原因，因此极大的减少仿真设计debug。传统的验证是具有黑盒可观测性的黑盒验证，意思是你在模块主输入给向量/事务，而不用关心模块内部是什么（黑盒验证），然后观察模块主输出的行为（黑盒可观测性）。首先看一个简单的断言模块，来自于OVL library（OVL）(http://www.accellera.org/downloads/standards/ovl).可以看到OVL断言是怎么综合的结果是怎么样的。
2025-04-17 16:15:56
950
原创 Sigma-Delta ADCs 教程
这篇文章深度解释了Delta-Sigma ADC理论。主要讲述了一些难以理解的关键数字概念：过采样，噪声整形，和抽取滤波。本文包括一些Delta-Sigma转换器的应用。现代Sigma-dela转换器 有高精度，高集成度，低功耗，成本低的优点，是一个优秀的ADC，可用于过程控制、精密温度测量和称重衡器。设计师由于不懂Sigma-delta ADC，经常使用经典SAR ADC。Sigma-delta转换器（1bit ADC）的模拟设计很简单。
2025-04-16 16:50:31
1018
1
空空如也
为什么sv加激励后波形图正确，但是UVM输出全为0
2023-01-07
TA创建的收藏夹 TA关注的收藏夹
TA关注的人