汇编总结

复习

第一章，
1，cpu由运算器和控制器组成
2，主存由ROM和RAM组成
3，按照冯诺依曼对计算机的五大构想：一个计算机包括，运算器，控制器，输入设备，输出设备，和存储器五大功能部件。
4，系统总线是连接CPU和主存和I/O接口等功能部件的公共通道
5，系统总线一般包括，数据总线，地址总线，和控制总线。
（1）数据总线DB是双向的，专门用来传送数据信息
（2）地址总线AB是单向的，专门用来传送地址信息
（3）控制总线CB是双向的，专门用来传送控制信号和时序信号
6，CPU的性能主要看的是主频和机器字长

第二章，
1，二进制，八进制，十六进制 会写原码补码的互相转化（稍后再补充）
2，若机器字长为n+1为，则正数补码表示的范围是0~（2的n次方-1）；负数补码表示的范围是（-2的n次方）到（-1）。
定点数表示
3，原码定点整数表示范围：-（2的n次方-1）~（2的n次方-1）。
4，补码定点整数表示范围：-（2的n次方）~（2的n次方-1）。
浮点数表示
5，浮点数由，符号位，阶码，尾数表示
6，浮点数的表示范围由阶码规定，精度主要有尾数决定。
7，浮点数规格化对尾数M的限制范围是：1/2<=|M|<1。（在阶码为2 的情况下）
8，不规则浮点数为使其规格给出的规则：
右规：尾数每右移一位，阶码加一
左规：尾数每左移一位，阶码减一
字符的表示
9，ASC||码中每个字符占用一个字节空间
10，非数值数据的信息表示常用ASC||码

第三章，
定点运算：
1，在原码加减运算中，由于原码表示的数进行加减运算时，符号位不参与运算。
2，补码加法：[X+Y]补=[X]补+[Y]补
3，补码减法：[X-Y]补=[X+(-Y)]补=[Y+(-X)]补
补码运算的溢出与检测
4，两个异号数相加，实际上是两数相减，结果不会溢出。当两个同号数相加或者两个异号数相减时有可能产生溢出
5，变形补码：
00：结果为正，无溢出
01：结果为正，正溢
10：结果为负，负溢
11：结果为正，无溢出
乘法运算
6，大多数机器的运算时通过对数据的累加和移位实现的
7，原码一位乘中最关键的一步是：根据乘数的最低位来决定原部分积是否加上被乘数，如果为1，加被乘数，否则为0。
原码除法：
8，恢复余数法是直接做减法试探，无论是否够减，都将被除数（部分余数）减去除数。如果部分余数为正，表示够减，上商1；如果部分余数为负，表示不不够减，上商0，并加上被除数，即恢复余数。然后余数左移一位，进行下一次运算。
浮点数的加减法：
9，对阶的规则是先求阶差，然后按小阶向大阶看齐的原则。
浮点乘法运算
10，阶码之和，尾数之积
浮点除法运算
11，阶码应为两数的阶码之差，商的尾数应为两数的尾数之商。

第四章
指令格式
1，指令格式由操作码字段和地址码字段两部分组成
寻址方式
2，指令的寻址方式：顺序寻址方式，跳转寻址方式。
通用寄存器
3，SP称为堆栈指令寄存器，存放堆栈首地址到栈顶单元的偏移量
4,8086支持访问1MB的主存空间，内存是按照段管理的
标志寄存器
5，标志寄存器利用该寄存器保存程序运行过程中的状态。
8086的主存结构
6，都有一个唯一的20位二进制表示的存储器地址来标识
7，逻辑地址转化成物理地址
16位的段基值0000
+ 16为的偏移量=20位的物理地址
判断指令错误的四个原因：
8，（1）MOV指令中，源操作数和目的操作数的长度要求一致 MOV AL,BX AL是8位，AX是16位（2）DST目的操作数不能为立即数，（3）SRC源操作数为立即数时，DST不能是段寄存器名。（4）源操作数和目的操作数不能同时为主存单元 ADC VAR1,[BX][BP]
MOV ES,AX ES是目的操作数，AX是源操作数
控制转移类指令
9，LOOP循环指令，只能装到CX里。

第五章
指令周期
1，指令周期与机器周期的关系，机器周期：在一个指令周期中，完整不同工作的时间段，称为相应的机器周期。
取指令周期
2，按照PC中的主存地址，从主存把一条指令送到CPU的指令寄存器IR中就是取指令周期 取指令周期是每条指令均要进入的周期，且完成的操作是相同的。因此被称为公共周期。
指令流程和微命令
微程序控制部件的组成与设计
1，控制部件CU的设计方式可以分为微程序控制的设计方式及其组合逻辑控制的设计方式， 微程序控制部件具有规整性，可修改性，设计效率高，可扩充性强的特点。 组合逻辑控制部件具有优化的电路结构及其实现速度快的特点。
微程序控制部件
1，模型机控制存储器CM由ROM构成，控制存储器CM是微程序控制部件CU的核心部件，其功能是存储控制机器元运行的一段段微程序
微程序控制原理
2，原理是将每条机器指令编码写成一段（或若干段）微程序。把这些程序存到一个控制存储器中。每一段微程序包含若干条伪指令，每一条微指令对应若干条微命令。
微指令结构
3，微指令结构包括，微命令字段和顺序控制字段

第六章
存储器的分类
1，按存取方式分类，分为随机存取存储器，只读存储器，顺序存取存储器，直接存取存储器，等等
2，按照计算机系统的功能分类，分为主存储器，辅助存储器，缓冲存储器，控制存储器。
3，主存储器主要用来存放CPU正在执行的程序和数据。 辅助存储器主要用来存放暂时不用的程序和数据。 缓冲存储器用来实现CPU与主存储器，CPU与I/O设备，I/O设备与主存储器，I/O设备与I/O设备之间的速度匹配。 控制存储器只在采用微程序控制器的计算机中使用。
主存容量的扩展
4，位扩展的连接图需要会画
主存与CPU之间的连接通路
5，MAR可以接受来自程序计算器PC的指令地址或来自运算器的操作数地址
6，MDR是向主存写入数据或从主存读出数据的缓冲部件
CPU对主存的基本操作
7，读操作和写操作
主存与cache的地址映像
8，全相联映像，直接相联映像需要掌握
替换策略
9，当CPU访问不命中时，cache控制器就要把主存的该块内容调入cache中，这就牵扯到了替换算法。
cache的写操作策略
10，写直达法，写回法
11，写直达法的优点：使cache和主存的内容同时更新，所以一致性保持的比较好，可靠性比较高，操作过程简单。
12，写回法的优点：cache的速度比较高，因为每次访问命中时的写操作只写cache，只有发生替换时才将修改过的块写入主存。（还有待总结）

第七章：
输入输出系统的总结
1，接口中包含有数据端口，命令端口，状态端口。
输入输出设备的编址
2，I/O端口的编址有两种方式，独立编址和统一编址
主机与输入输出设备间信息传输的控制方式
3，分为，程序直接控制，程序中断方式，直接存储器存取方式，通道控制方式。
中断处理过程
4，分为五个阶段，中断请求，中断判优，中断响应，中断处理，中断返回。
中断响应
5，中断响应必须满足下面三个条件：（1）CPU接收到中断请求的信号（2）CPU允许中断，即开中断（3）一条指令执行完毕
中断处理
6，中断处理的流程分为，保护现场，中断服务（设备服务），恢复现场。
DMA方式的基本概念
7，在DMA传送方式中，对数据传送过程进行控制的硬件成为DMA控制器
8，DMA方式和程序中断方式的明显区别：
（1）中断方式是程序切换，需要保护和恢复现场；而DMA方式除了开始和结尾时以外，不占用CPU的任何资源。
（2）中断响应时间只能发生在每条指令执行完毕时；而对DMA请求的响应时间可以发生在每个机器周期结束时。
（3）中断传送过程需要CPU的干预；而DMA传送过程不需要CPU的干预，故数据传送速率非常高，适合于高速外设的成组数据传送
总线
9，分为片内总线，系统总线，通信总线。
总线的控制方式
10，链式查询方式 优点在与，只用很少几根线就可以完成优先级的判断，实现总线仲裁，易于扩充设备。 缺点在于，对电路故障敏感。
11，独立请求方式，优点在于响应速度快。

第八章
数据定义语句
1，DB定义字节型变量,DW定义字变量,DD双字节变量

第十章
计数控制法
1，分为正计数法和倒计数法
2，正计数法：通常计数器初始化为0，每执行一次循环程序，计数器加一，然后与规定的循环次数比较，如果不相等继续循环，否则循环结束
3，倒计数法：