qq_44788470的博客

原创 FPGA的GTP发送器学习(一)UG482

FPGA TX Interface by GTP UG482FPGA TX的交互方式是 FPGA通过GTP收发器的TX数据路径，应用发送数据通过GTP收发器写数据到TXDATA端口在TXUSRCLK2的上升沿的时候。端口的位宽可以被配置成2或者4字节。实际的尾矿取决于TX_DATA_WIDTH的属性和8B10B使能端口的设置。 端口宽度可以是16，20，32，40bits。TXUSRCLK2的时钟速率由TX line rate决定。 第二个时钟（TXUSRCLK）一定要提供给发送器内部PCS的逻辑。