- 博客(7)
- 收藏
- 关注
RSS订阅原创 PCIE Controller结构以及数据流向
接收数据：PHY RX端接受到数据，送入RADM模块，RADM判断访问用户侧逻辑将包送入AXI Bridge，若访问寄存器空间则送入LBC模块（RMLH指MAC层模块接收 RDLH指链路层接收模块 RTLH指事务层接收模块）发送数据：应用层驱动AXI接口，AXI Bridge将数据送到XADM，XADM通过CXPL将数据送入PHY TX端，发送数据（XMLH指MAC层模块发送 XDLH指链路层发送模块 XTLH指事务层发送模块）
2025-07-08 19:50:47
273
原创 PCIE分层结构
发送端的retry_buffer，在发送的同时保存在buffer中，接收端DL检测正确，返回Ack，发送端删除buffer中的包，不正确返回Nck，发送端重新发送buffer中的包。读不能穿越写：若给一个地址A写包但流控机制判断无空间存储，则发送失败，再发送读地址A上的包，则发送失败，即读不能穿越写。发送端的事务层：创建TLP，接收端的事务层：解析和校验PCIE包（来自接收端的TLP，拆解为原始数据）Memory Read/Write/Read Lock：Write不需要响应返回，其他需要。
2025-07-08 18:10:16
382
原创 questasim在Ubuntu安装教程
首先：在共享文件夹中找到linux_patch文件夹，并进入linux文件夹，将其中的文件patch_2021和sfk文件放在Questasim的安装目录下、相对路径为 /questasim/linux_x86_64/mgls/lib 的文件夹中；以我为例，命令分别为：mv patch_2021 sfk /home/yang/questasim/linux_x86_64/mgls/lib和mv libstdc++.so.5 /usr/lib。解压Questasim安装包，将解压后的文件夹放入共享文件夹中。
2025-06-24 20:41:34
1913
6
原创 XDMA IP核配置
我们来看看什么是“H2C”，“ H2C”是 Xilinx 文档中的一个术语，他表示 Host到 Card 的传输方向，那么“H2C”其实就是表示数据从主机传输到设备。我们在“Number of DMA Read Channel”与“Number of DMA Write Channel”两处可以设置“H2C”和“C2H”的数量，这个数量就代表了我们传输通道数量，我们如果用两个不同的数据来源，比如一个是光纤，另一个是 ADC，那么我们就可以开两个通道分别传输不同的事物。双击打开IP，首先是IP 的主界面，
2025-03-05 21:32:02
1583
1
原创 XAPP1052源码解析（PIO仿真部分）
PIO读写操作大致流程是RX模块接收到RC侧(直接理解成PC也无大错)发来的带32bit数据写请求包MWR，然后EP侧将其存储在MEM模块，然后RX模块又接收到RC侧发来的不带数据的读请求包MRD，EP侧将MEM模块存储的数据封装成读完成包CplD响应收到读请求包，通过TX模块将数据返还RC侧。
2025-01-17 14:45:38
1261
原创 XAPP1052源码分析（PIO部分）
上半部分的EP（endpoint）指的是终端设备，下面的仿真部分有一个RP，其实就是RC的模拟设备，可以模拟RC的操作行为。
2025-01-14 19:48:27
2214
原创 PCIE入门教程（高速接口）
我将PCIE学习分为以下几个阶段阶段一：理解掌握TLP报文格式；阶段二：自己建工程，使用Vivado generate一个PCIE IP core，分析其example PIO工程的状态转移；阶段三：基于xapp1052，分析其提供的128示例工程，分析其接收、发送、存储模块，看看其PIO仿真。阶段四：基于xapp1052提供的BMD文件，自己搭建DMA工程；搭建DMA仿真环境，进行DMA仿真阶段五：尝试写驱动代码，结合板卡进行测试
2025-01-13 18:22:08
3911
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人