5.3.1数据通路 单总线结构

1.CPU内部单总线方式

将所有寄存器的输入端和输出端都连接到一条公共通路上，这种结构比较简单，但数据传输存在较多的冲突现象，性能较低。连接各部件的总线只有一条时，称为单总线结构;CPU中有两条或更多的总线时，构成双总线结构或多总线结构。

内部总线是指同一部件,如CPU内部连接各寄存器及运算部件之阅的总线;

系统总线是指同一台计算机系统的各部件，如CPu、内存、通道和各类I/O接口间互相连接的总线。

2.寄存器之间数据传送

比如把PC内容送至MAR，实现传送操作的流程及控制信号为;
(PC)→Bus             PCout有效，PC内容送总线
Bus→MAR             MARin有效，总线内容送MAR
也可写为:(PC)→Bus→MAR
也有的教材写为:PC→Bus→MAR
（PC）表示把PC的值取出，（PC）这样写肯定没错，PC这种写法有欠缺，重要的是描述清楚数据流向。

3.主存与CPU之间的数据传送

比如CPU从主存读取指令，实现传送操作的流程及控制信号为:
(PC)→Bus→MAR             PCout和MARin有效，现行指令地址→MAR
1->R                                  Cu发读命令(通过控制总线发出，图中未画出)
MEM(MAR)→MDR           MDRin有效
MDR→Bus→IR                 MDRout和lRin有效，现行指令→IR

4.执行算术或逻辑运算(寄存器与ALU之间的数据传送)

比如一条加法指令，微操作序列及控制信号为:
Ad(IR)→Bus→MAR                         MDRout和MARin有效或AdlRout和MARin有效
1→R                                                cu发读命令
MEM(MAR)→数据线→MDR            MDRin有效
MDR→Bus→Y                                 MDRout和Yin有效，操作数→Y
(ACC)+(Y)→Z(Y与ALU直连)                                  ACCout和ALUin有效，CU向ALU发送加命令
Z→ACC                                           Zout和ACCin有效，结果→ACC

5.CPU内部单总线方式-例题

设有如图所示的单总线结构，分析指令ADD (R0),R1的指令流程和控制信号。

5.1分析指令功能和指令周期

功能:((R0 ))+(R1)→(R0)
R0为目的操作数，R1为源操作数。R0加了括号表示要进行间接寻址。
取指周期、间址周期、执行周期

5.2取指周期（公共操作）

5.3间址周期

完成取数操作，被加数在主存中，加数已经放在寄存器R1中。

5.4执行周期

完成取数操作，被加数在主存中，加数已经放在寄存器R1中。