HDLBits练习---Karnaugh Map to Circuit

1.3-variable

//根据卡诺图写出表达式:y=a+b+c
module top_module(
    input a,
    input b,
    input c,
    output out  ); 

    assign out = a | b | c;
    
endmodule

2.4-variable

module top_module(
    input a,
    input b,
    input c,
    input d,
    output out  ); 

    assign out = ~((a & c & (~d)) | (a & b & (~d)) | (b & (~c) & d) |((~a) & (~b) & c & d));
    
endmodule

3.4-variable

module top_module(
    input a,
    input b,
    input c,
    input d,
    output out  ); 

    assign out = ~(((~a) & (~c) & d) | ((~a) & (~b) & (~c)) | ((~a) & b & c));
    
endmodule

4.4-variable

module top_module(
    input a,
    input b,
    input c,
    input d,
    output out  ); 

    assign out = (a^b)^(c^d);
    
endmodule

5.Minimum SOP and POS

一个4输入a, b, c, d和一输出的逻辑电路，当输入为2，7或15时，输出为1，当输入为0,1,4,5,6,9,10,13, 或14 时，输出为0，当输入为3，8，11或12时输出为任意值。举例来说，7对应输入abcd为0，1，1，1.
sop：sum of product 积之和，即化成最小项的形式（最小项之和）
pos：product of sum 和之积，即化成最大项的形式(最大项之积）
画出真值表进行化简，如果最小项之和是（m1，m2，m3，m5，m7），那么就可以直接得出最大项之积就是（M0，M4，M6），是取反的。

module top_module (
    input a,
    input b,
    input c,
    input d,
    output out_sop,
    output out_pos
); 

    assign out_sop = (c & d) | (~a & ~b & c);
    assign out_pos = (~a & ~b & c) | (b & c & d) | (a & c & d);
    
endmodule

6.Karnaugh map

//根据卡诺图化简
module top_module (
    input [4:1] x, 
    output f );

    assign f = (x[1] & x[2] & ~x[3]) | (~x[1] & x[3]);
    
endmodule

7.Karnaugh map

module top_module (
    input [4:1] x,
    output f
); 

    assign f = (~x[2] & ~x[3] & ~x[4]) | (~x[2] & x[3] & ~x[4]) | (~x[1] & x[3]) | (x[2] & x[3] & x[4]);
    
endmodule

8.K-map implemented

 module top_module (
    input c,
    input d,
    output [3:0] mux_in
); 

    assign mux_in[0] = c ? 1 : d;          
	assign mux_in[1] = 0;                 
	assign mux_in[2] = d ? 0 : 1;          
	assign mux_in[3] = c ? d : 0;
    
endmodule