七种常见的逻辑门真值表

（verilog学习笔记一之常见的逻辑门真值表）

1、 与门：所有输入为高时，才会有输出高。逻辑函数表示为F=A*B。

输入A	输入B	输出Y
0	0	0
0	1	0
1	0	0
1	1	1

2、 或门：所有输入为低时，才会有输出低。逻辑函数表示为F= A + B。

输入A	输入B	输出Y
0	0	0
0	1	1
1	0	1
1	1	1

3、 非门：逆转输入的高低状态。逻辑函数表示为F=A’。

输入A	输出Y
0	1
1	0

4、 与非门：所有输入为高时，才会有输出低。逻辑函数表示为F=(A*B)’。

输入A	输入B	输出Y
0	0	1
0	1	1
1	0	1
1	1	0

5、 或非门：所有输入为低时，才会有输出高。逻辑函数表示为F=(A + B)’。

输入A	输入B	输出Y
0	0	1
0	1	0
1	0	0
1	1	0

6、 异或门：输入相同时输出为低，否则为高。逻辑函数表示为F=A’B + AB’。

输入A	输入B	输出Y
0	0	0
0	1	1
1	0	1
1	1	0

7、 同或门：与异或门相反。输入相同时输出为高，否则为低。逻辑函数表示为F= A*B + A’*B’。

输入A	输入B	输出Y
0	0	1
0	1	0
1	0	0
1	1	1