Makefile编写

概述

Makefile文件描述了整个工程的编译、链接等原则。其中包括：工程中的哪些源文件需要编译以及如何编译、需要创建哪些库文件以及如何创建这些库文件、如何在最后产生我们想要的可执行文件。尽管看起来可能是很复杂的事情，但是为工程编写Makefile的好处是能够使用一行命令来完成“自动化编译”，一旦提供一个（通常对于一个工程来说是多个）正确的Makefile。编译整个工程所要做的事就是在shell提示符下输入make命令。整个工程完全自动编译，极大的提高了效率。

两个函数

src = $(wildcard *.c)

找到当前目录下所有后缀为.c的文件，赋值给src

obj = $(patsubst %.c, %.o, $(src))

把src变量里所有后缀为.c的文件替换成.o

删除指令

clean:
	rm -rf $(obj)

“-”的作用是：删除不存在文件时，不报错，顺序执行结束。

三个自动变量

$@：在规格命令中，表示方法中的目标
$^：在规格命令中，表示方法中的所有的依赖文件
$<：在规格命令中，表示方法中的第一个依赖条件。

例子：

src =$(wildcard ./src/*.c)
args=-Wall -g
target=test
$(target) : $(src)
	gcc $^ -o $@ -I ./include/ $(args)
$(shell eha $(src) > readme.txt)
.PHONY:clean
clean:	
	-rm -rf $(target)