- 博客(6)
- 资源 (3)
- 收藏
- 关注
原创 异步信号处理与亚稳态
亚稳态亚稳态定义亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态引时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平上。亚稳态产生原因如果数据传输中不满足触发器的建立时间或者保持时间,或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间(recovery time)不满足,就可能产生亚稳态,此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态,在这段时间里Q端在0和1之间处于振荡状态,而不是等于数据输入端D的值,这段时间称为
2021-12-17 13:52:24 2606 1
原创 基于MIPS指令集的单周期处理器设计
基于MIPS指令集的单周期处理器设计一、项目概述设计题目设数组存有8个任意字符,将其按顺序拼接得到一个双字(64位),对此双字进行循环左移4位。计算新得到的8个字符中,每个字符中1的个数,并对应存储成新的数组。设计内容(1)按设计题目采用C语言实现并验证,给出验证结果。(2)将验证过的C程序转化为MIPS汇编程序,并转化为机器码。(3)面向该汇编程序采用的指令集,采用Verilog分别实现为单周期处理器。(4)采用Verilog设计上述处理器的验证环境,并在仿真器上验证,最终给出验证波形图
2020-11-17 13:33:38 2149
原创 C语言编译过程
C语言编译过程如下所示:以Windows环境下gcc编译器(需要安装MinGW)对hello-world程序编译为例,介绍具体如何编译:在Powershell中将工作目录切换到c文件所在目录预处理命令:gcc -E hello.c -o hello.i编译命令:gcc -S hello.c(或者hello.i) -o hello.s(生成的是基于Windowsx86指令集的汇编程序)汇编命令: gcc -c hello.c(或者hello.i、hello.s即可以是前面步骤任意一
2020-11-05 22:32:39 488 3
原创 基于BASYS2板的数字时钟Veilog程序
一、 设计目标拟设计一个具有时、分、秒显示的基本功能以及具有整点报时、闹钟设定及提醒功能的数字时钟,具体要求如下:(1) 能准确计时,并以数字形式在数码管上显示时、分、秒,(小时按24小时进制)(2) 具有调节分钟、小时的功能(3) 具有整点报时功能,即当分钟为00时,要有LED灯显示来表明到了整点(4) 具有闹钟功能,能自己设计闹钟时间,当时钟时间与闹钟时间一致时(分钟与小时一致,对秒...
2020-01-12 18:28:53 3030
h0底板原理图_v2.pdf
2020-03-12
数字时钟-verilog程序.rar
2020-01-12
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人