Vivado之MMCM IP核

最新推荐文章于 2025-03-20 14:51:59 发布

雲影

最新推荐文章于 2025-03-20 14:51:59 发布

阅读量1k

点赞数 12

文章标签： fpga开发

本文链接：https://blog.csdn.net/qq_45546292/article/details/139781537

版权

一、MMCM原理

图1 MMCM原理框图

如图1所示，MMCM基于压控振荡器工作机制完成时钟频率输出。

鉴相器PFD对输入时钟CLKIN1/CLKIN2和反馈时钟CLKFBOUTB/CLKFBf进行比较，实时控制电荷泵CP和环路滤波LF产生相应的电压给压控振荡器VCO，从而实现比较准确的时钟频率输出。

二、常见的MMCM设计框图

图2 MMCM设计框图

如图2所示，晶振输出引脚连接至FPGA的MRCC或SRCC引脚；经BUFG缓存后，输出至MMCM IP核；图2中MMCM1与MMCM2级联是为了输出更精确的时钟频率，若一级可以满足要求，直接使用MMCM1的输出时钟频率即可。

三、MMCM IP核应用

在Vivado中选择Clocking Wizard IP核，设置图3、图4两页内容即可，点击“OK”后生成IP核。之后对其进行例化后，即可将输出时钟作为整个设计的工作时钟。

reset为MMCM复位输入，高电平复位；

clk_in1为MMCM时钟输入；

clk_out1、clk_out2为MMCM输出时钟；

locked为时钟锁定输出，当MMCM输出时钟稳定后，locked由低电平变为高电平；该输出脚可以作为整个设计的全局复位使用。

图3 MMCM设置一

图4 MMCM设置二

四、注意事项

1、当晶振时钟不足以直接输出想要的时钟频率时，可以先输出一个中间的小数时钟频率，再级联输出预想的时钟频率，如图2所示；

2、当一个MMCM输出多个时钟频率时，由于VCO频率需要兼顾各个时钟频率，第二个或者第三个时钟频率可能达不到预想的时钟频率要求，此时可以增加MMCM单独输出或者调整时钟输入频率。

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

雲影

关注关注

12
点赞
踩
11

收藏

觉得还不错? 一键收藏
1
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

利用MMCM IP核产生用户时钟

m0_46498597的博客

02-23

699

1.1 利用MMCM IP核产生用户时钟 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）利用MMCM IP核产生用户时钟； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是

FPGA中Vivado MMCM IP核接口信号介绍及源代码示例

uote_e的博客

08-07

637

使用Vivado软件进行FPGA设计时，可以借助GUI界面轻松配置MMCM IP核的接口信号和参数，也可以通过Verilog代码进行完全控制和灵活配置。通过了解和使用其接口信号，以及适当的配置参数，我们可以有效地建立和管理复杂的时钟系统，确保FPGA设计的稳定性和高性能运行。在上述示例中，我们根据实际需求定义了输入时钟信号、输出时钟信号和相应的参数，并通过实例化Vivado MMCM IP核将其连接起来。Vivado MMCM IP核的接口信号包括输入时钟信号、时钟频率配置参数和输出时钟信号。

1 条评论您还未登录，请先登录后发表或查看评论

FPGA深入浅出IP核学习（一）-- vivado中clk IP MMCM核的使用

qq_45910789的博客

06-05

3708

本文简单介绍了MMCM的原理，并通过调用 MMCM IP 核输出四路不同频率、相位或者占空比的时钟。

Xilinx FPGA时钟管理实战：PLL与MMCM配置深度解析

热门推荐

weixin_42151221的博客

12-02

1万+

本视频学习自正点原子ZYNQ领航者FPGA视频 Xilinx-P22 1.MMCM/PLL IP核简介。锁相环作为一种反馈控制电路，其特点是利用外部输入的参考信号控制环路内部震荡信号的频率和相位。因为锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压...

Vivado MMCM IP核接口信号介绍

m0_46498597的博客

12-20

780

1.1 Vivado MMCM IP核接口信号介绍 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Vivado MMCM IP核接口信号介绍； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进

手把手教你在Vivado创建一个PLL或MMCM的IP核（超详细）

y_u_yu_yu_的博客

10-01

5830

手把手教你在Vivado创建一个PLL或MMCM的IP核（超详细）

FPGA中使用Vivado进行MMCM/PLL IP配置与应用

HackWhisper的博客

08-10

936

MMCM（Mixed-Mode Clock Manager）是Xilinx FPGA中的时钟管理器，它主要用于时钟频率的生成、分频和相位调整等操作。PLL（Phase-Locked Loop）是一种用于时钟和信号生成的电路，它可以根据输入时钟信号的频率和相位信息生成输出时钟，常用于时钟频率的倍频、降频和时钟延迟的控制。通过合理的时钟管理设计，可以满足不同应用场景对时序要求的需求，提高FPGA系统的性能和稳定性。需要注意的是，本文只是一个简单的示例，实际的设计可能涉及更多的参数设置和功能调整。

26-Vivado MMCM IP设计.7z

03-11

Vivado MMCM IP设计,Vivado仿真工程

MMCM IP核的使用：FPGA时钟管理利器

qq_42739117的博客

12-26

1494

在FPGA设计中，时钟管理是一个至关重要的部分。随着设计的复杂度增加，如何高效且稳定地管理多个时钟域，成为了每个FPGA工程师需要面对的挑战。Xilinx FPGA提供了多个时钟管理组件，其中 MMCM（Mixed-Mode Clock Manager） IP核是最常用的一种，旨在为FPGA设计提供灵活且高效的时钟生成、分频、倍频等功能。本文将详细介绍如何使用MMCM IP核，包含MMCM的功能、配置、应用场景及其具体使用方法，帮助你在FPGA设计中实现高效的时钟管理。

vivado中使用MMCM ip核

weixin_33699914的博客

10-29

3195

1.在project中选择IP Catalog 在IP Catalog中选择FPGA Features and Design----->Clocking------>Clocking Wizard 2.在primitive选择MMCM，混合时钟管理单元。 Component Name 名字配置Clocking Features和Jitter Optimization I...

IP 核之 MMCM/PLL 实验

weixin_52804129的博客

07-31

1806

正点原子ZYNQ领航者之FPGA

使用MMCM IP核产生用户时钟

ByteWhizX的博客

08-09

420

通过合理配置MMCM IP核，我们可以实现稳定可靠的用户时钟，为各种功能模块提供准确的时钟信号。希望本文能够帮助读者了解如何使用MMCM IP核生成用户时钟，并为实际项目中的时钟设计提供一些参考。我们可以选择输出多个时钟，并分别为每个时钟指定目标频率、时钟域（Clock Domain）、时钟类型等。首先，需要在Vivado设计工具中创建一个新的项目，并添加需要使用用户时钟的模块和逻辑代码。是用户时钟输出信号。在设计中使用多个时钟域时，需要注意时钟域之间的时序关系和时序约束，以确保正确的数据传输和逻辑运算。

ZYNQ&FPGA 时钟IP核（MMCM PLL）实验

m0_58413328的博客

11-03

2436

时钟资源简介： 7系列的FPGA使用了专用的全局(Global)和区域(Regional)时钟资源来管理和设计不同的时钟需求。 Clock Management Tiles(CMT)提供了时钟合成(Clock frequency synthesis)，倾斜矫正(deskew)，过滤抖动(jitter filtering)功能。一个CMT包括一个MMCM和一个PLL。 7系列FPGA高层次时钟结构视图： Clock Region：区域时钟 Clock Backbone：全局时钟线主干道，将FPG

可调时钟频率——IP核PLL/MMCM仿真及上板实验（Vivado）

weixin_54112501的博客

06-21

5487

在大多数实验项目中，所需要的时钟频率不尽相同，因此需要根据需求产生特定的时钟频率。PLL(Phase Locked loop)，锁相环，是一种反馈控制电路。对时钟网络进行系统级的时钟管理和偏移控制，又有时钟倍频、分频、相位偏移和可编程占空比的功能。使用锁相环即可产生我们所需的特定时钟频率。调用Clocking_Wizard IP核，输出4个不同时钟频率或相位的时钟；产生4个时钟 100MHZ，100MHZ+相位180度，50MHZ以及25MHZ，连接到开发板上4个扩展IO上。最后使用示波器验进行验证。

vivado中mmcm和pll的使用

08-15

在Vivado中，MMCM（Mixed-Mode Clock Manager）和PLL（Phase-Locked Loop）是用来生成、分频和调整时钟信号的重要IP核。MMCM是PLL的超集，具有比PLL更强大的相移功能，主要用于驱动器件逻辑的时钟。而PLL主要用于为内存接口生成所需的时钟信号，但也可以用作额外的时钟资源，与器件逻辑连接。在Vivado中，使用Clocking Wizard IP核来配置MMCM和PLL的参数。在"MMCM Setting"选项卡中，Vivado会根据用户输入的时钟需求自动配置参数，并进行最优化的配置。在绝大多数情况下，这些参数都不需要用户进行更改，因此建议保持默认设置。因此，根据具体的应用需求，可以选择使用MMCM或PLL来生成和管理时钟信号。123 #### 引用[.reference_title] - *1* *2* [Vivado18.3-IP核-MMCM/PLL 学习笔记](https://blog.csdn.net/weixin_42151221/article/details/103351855)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v92^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] - *3* [时钟IP配置中PLL和MMCM的区别](https://blog.csdn.net/qq_40528849/article/details/120819873)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v92^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]