- 博客(7)
- 收藏
- 关注
RSS订阅原创 HDLBIT的错误记录5（有限状态机相关）
Exams/2012 q2fsm两段状态机module top_module ( input clk, input reset, // Synchronous active-high reset input w, output z); reg [2:0] state,next_state; parameter A=3'd0,B=3'd1,C=3'd2,D=3'd3,E=3'd4,F=3'd5; always@(posedge clk )
2022-02-11 19:17:39
305
原创 Verilog的generate的用法
生成语句可以动态的生成verilog代码，当对矢量中的多个位进行 重复操作 时，或者当进行多个模块的实例引用的重复操作时，或者根据参数的定义来确定程序中是否应该包含某段Verilog代码的时候，使用生成语句能大大简化程序的编写过程。生成语句生成的实例范围，关键字generate-endgenerate用来指定该范围。生成实例可以是以下的一个或多个类型：（1）模块；（2）用户定义原语；（3）门级语句；（4）连续赋值语句；（5）initial和always块。generate语句有generate-for
2022-02-10 12:01:32
134
原创 TJUPT 无法与服务器建立连接问题的解决方法
错误6：“无法与服务器建立连接”原因：使用天大校园网拨号客户端可能会篡改IE代理设置，建议使用站外链接 :: Windows自带拨号功能解决方法：键盘按“Win + R”组合快捷键，输入“inetcpl.cpl”，点击“确定”进入“Internet选项”，在“连接”选项卡中点击打开下方的“局域网LAN设置”，取消勾选“为LAN使用代理服务器”，点击确定保存尝试再次下载。如果还是不行，键盘按“Win + X”组合快捷键，打开“命令提示符(管理员)或PowerShell(管理员)”，输入“netsh wi
2022-02-04 10:31:58
3086
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人