晶体布局布线

1Clock时钟电路

时钟电路就是类似像时钟一样准确运动的震荡电路，任何工作都是依照时间顺序，那么产生这个时间的电路就是时钟电路，时钟电路一般是由晶体振荡器、晶振、控制芯片以及匹配电容组成

2.时钟电路布局

• 晶体电路布局需要优先考虑，布局整体紧凑，布局时应与芯片在同一层并尽量靠近放置，以避免打过孔，晶体走线尽可能的短，远离干扰源，尽量远离板边缘；
• 如果出现晶体电路在布局过程中与芯片放置在不同层的情况，应尽可能的让靠近芯片，让走线变短，并需要将晶体走线全程进行包地处理，以避免被干扰；
• 晶体以及时钟信号走线需要全程包地处理，包地线每隔200-300mil至少添加一个GND过孔，并且必须保证邻层的地参考面完整。

• 晶体的当前层可围绕其进行GND走线形成地环，在地环放置GND过孔，连接到相邻的GND平面层，用以隔离噪声。
• 时钟走线Xin与Xout以及晶体下方投影区域禁止任何走线，避免噪声耦合进入时钟电路；
• 晶体下面相邻层必须保证完整的参考平面，避免出现跨分割现象，有助于隔离噪声，保持晶体输出。
• 晶振电路一般采用π型滤波形式，放置在晶振的前面。

3.时钟电路布线要求

• 走线采取类差分走线；

• 晶体走线需加粗处理：8-12mil，晶振按照普通单端阻抗线走线即可；

• 对信号采取包地处理，每隔50mil放置一个屏蔽地过孔。

• 晶体晶振本体下方所有层原则上不准许走线，特别是关键信号线。（晶体晶振为干扰源）。

• 不准许出现stub线头，防止天线效应，出现额外的干扰。