qq_45763093的博客

M3比M0性能更高，原因是：1、M0比M3少好多指令，M0只有56条指令，其中50条是16位的，因此好多M3一条指令就能完成的功能M0需要多条指令2、M3的数据总线和指令总线是分开的，可以同时取指和取操作数，而M0取指和取操作数是同一条总线M0相对于M3的优点是更小，所以价格便宜。之所以用M3的比用M0的还多，我想一个原因可能是M3出来的更早不过我相信长远来看用M0的还是要比用M3的要多，毕竟M0的性能对大多数MCU的应用场合已经足够了，而价格又便宜不少你不看，出M3内核单片机的厂商都出M0内核

SysTick可以通过轮询或者中断的方法操作，使用轮询的或中断的方法操作，使用轮询的操作可以SYsTick 控制和状态寄存器，检查COUNTFLAG（第16位），如果该标志置位，则表明SysTick计数已经减至0....

NVIC具有以下特性:■灵活的中断管理;■支持嵌套中断;■向量化的异常入口;■中断屏蔽。3.6.1 灵活的中断管理Cortex-M0处理器中,每一个外部中断都可以被使能或禁止，并且可以被设置为挂起状态或清除状态。处理器的中断可以是信号级的(在中断服务程序清除中断请求以前,外设的请求会—直保持),也可以是脉冲形式的(最小一个时钟周期),这样中断控制器可以处理任何中断源。3.6...

异常会引起程序控制的变化。在异常发生时,处理器停止当前的任务,转而执行被称作异常处理的程序;异常处理完成后,还会继续执行刚才暂停的正常程序流程。异常分为很多种,中断只是其中的一种。Cortex- M0处理器最多支持32个外部中断(通常称作IRQ)和一个被称作不可屏蔽中断(NMI)的特殊中断,中断事件的异常处理通常被称作中断服务程序(ISR),中断一般由片上外设或者I0口的外部输人产生。Co...

3.3 存储器系统Cortex-M0处理器具有4GB的存储器地址空间。在体系结构上，存储器空间被分作一系列的区域，每个区域都有推荐的用途----------------以提高不同设备间的可移植性。Cortex-M0处理器内置了各种部件，例如NVIC(嵌套向量中断控制器)和一些调试部件,它们都被映射到系统空间的固定地址上。因此所有基于Cortex MO的设备在中断控制和调试方面,都具有...

3.3.2 寄存器和特殊寄存器“加载-存储架构” ---------如果需要处理存储器中的数据，这些数据首先就要被加载到处理器内核的寄存器（寄存器组中的某个），处理完后，它们还将会被送到存储器中。使用内部寄存器实现短期的数据存储时，存储器操作的次数也会减少。R0-R12为通用寄存器,由于16位的Thumb指令集在空间上的限制,许多Thumb指令只能操作R0.到R7,它们也被称作低寄...

该处理器采用了基于冯诺依曼架构（单总线接口），使用32位的精简指令集（RISC）。该指令集被称为Thumb(首次使用在ARM7TDMI上)。Thumb-2指令扩展了Thumb的应用，允许所有的操作都可以在同一种CPU状态下执行。Thumb-2集既包括16位的指令，也包括32位的指令。C编译器生成的指令大都是16位的，而当16位指令无法实现所需要的操作时，32位的指令就会发挥作用了。 该优点是-...

哈佛结构(英语：Harvard architecture)是一种将程序指令储存和数据储存分开的存储器结构。中央处理器首先到程序指令储存器中读取程序指令内容，解码后得到数据地址，再到相应的数据储存器中读取数据，并进行下一步的操作（通常是执行）。程序指令储存和数据储存分开，数据和指令的储存可以同时进行，可以使指令和数据有不同的数据宽度，如Microchip公司的PIC16芯片的程序指令是14位宽度...