使用高云FPGA云源软件的PLL核时出现了以下报错:
ERROR (EX0311) : Invalid VCO frequency "(FCLKIN(FBDIV_SEL+1)*ODIV_SEL)/(IDIV_SEL+1)" to instance "rpll_inst", suitable range is from 500MHz to 1250MHz("D:\GaoYun\...PLL_4M.v":39)
查看IP核,博主本来是想用PLL生成1M的时钟,但是发现高云支持的频率达不到1M,退而求其次选用4M;但是高云的PLL内部分频环路也不能分频生成一个精准的4M时钟,3.906M是目前需求中所能达到最小频率时钟了;
使用目前的PLL产生了题目所示的问题,再检查IP核配置界面,CLKOUT中Expected Frequency支持的最小频率为3.90625M,输入框中输入数字最多只能到小数点后3位。
没办法,只能再提高期望输出频率,改为4.5M就解决了以上问题
参考博客:高云FPGA报suitable range is from 400MHz to 1200MHz错误 - 国产芯片交流 - 电子工程世界-论坛 (eeworld.com.cn)