quartus错误---transceiver在plan进程中错误

最新推荐文章于 2024-06-11 13:58:52 发布
最新推荐文章于 2024-06-11 13:58:52 发布
阅读量350 收藏 8
点赞数 9
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_47336747/article/details/136495973
版权

Error(13119): Channels data[0] data[1] data[2] data[3] data[4] data[5] data[6] data[7]  are driven by X1 clock network and need to be placed in the same six-pack due to user location constraints. However, only 6 of the six-pack channels are usable. 
报错的提示大概意思就是：这个bank的时钟只能驱动6个tx/rx的transceiver，但是我们使用了一个时钟来驱动，导致编译过不去；

解决办法：将该时钟强制一下就可以了，如下图勾选即可，编译成功；

毛大王的cs
关注
  • 9
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
Quartus II-can't launch the ModelSim-Altera software解决
weixin_43076616的博客
07-10 8739
Quartus II-can't launch the ModelSim-Altera software解决在试图使用modelsim-altera进行仿真时出错如图：然而按照以上方法并没有解决问题，修改路径如下图所示后，问题解决。 在试图使用modelsim-altera进行仿真时出错如图： 按照百度搜索到的解决方法尝试： Quartus II菜单栏Tools->Options…-&gt...
Verilog语言-Quartus II 错误解决
qq_34414144的博客
07-04 3983
原因：test bench文件里面有下列语句： $finish ;（表示时间到达1000ns就停止仿真） 注意：选择否，才能保持仿真软件打开看波形，选择是会关闭软件。解决：test bench加上设计文件的引用 3、Error (12007): Top-level design entity “xxx” is undefined top module 名字一定要和 project 名字一致，否则会报错破解时，记得先关闭软件，再破解，就不会出现这个错了 （1）、菜单栏Tools -> Options ->Ge
Quartus II 中调用ModelSim-Altera 报错问题
OpenFPGA的博客
04-24 6017
新装了Quartus13.1及自带的ModelSim-Altera 10.1d 版本，在做仿真时调用 ModelSim-Alteara，发现如下错误： ”Can’t launch the ModelSim-Altera software …“百度了一下，说是路径指向不对，可看了一下路径指向：”C:\altera\13.1\modelsim_ase\win32aloem“，应该没错的呀，死活搞不懂。
Quartusii 调试工具之In-System Memory Content Editor
huan09900990的博客
12-25 1万+
Quartusii 调试工具In-System Memory Content Editor
Quartus II文件编译下载和USB-Blaster驱动安装
热门推荐
grace_fight的博客
10-07 5万+
第二次FPGA记录，Quartus II软件的文件编译步骤 这一次我们要来进行代码文件编写和编译。 首先建立一个verilog HDL file，单击File->New: 如上图所示，选择Verilog HDL File，当然了如果使用VHDL语言呢，就选择VHDL file 辣。 选择之后就会出现一个空白界面，在这里编写我们的代码即可： 这个时候我就不得不吐槽quartus II 了，...
QuartusII-项目工程的功能仿真
qhs的博客
05-19 2181
编译无误后，需要对项目工程进行功能仿真以验证逻辑设计是否有误。选择File->New菜单项，在弹出的New对话框中选择Vector Waveform File选项，单击OK则退出New对话框，如下图所示： 返回到波形文件编辑窗口，在Name栏空白处右击或双击。如下图： 在弹出的快捷菜单中选择Insert->In->sert Node or Bus选项进行仿真节点或总线的选择，如下图所示： 然后在上图中点击Nodes Finder按钮，进入节点查找对话，如下图所示： 单击list按
【一 DE1-SOC】quartus II下载程序步骤
xzs520xzs的博客
04-09 8157
最近的开发都是使用vivado，想把某个工程迁移到DE1-SOC中，由于许久不使用qaurtus了，生疏了，下载程序老是失败，记录以一下载的步骤。 开发板：DE1-SOC 芯片型号：5CSEMA5F31C6N 1、首先编写程序并编译成功，编译按钮如下： 2、绑定引脚 方法1： 方法二：用.txt文件导入首先新建一个.txt文本文件，在文件中键入引脚对应的关系，引脚名称与引脚号之间注意有一个西文逗号。//后面的字符是注释，系统自动忽略。 格式如下： To, Location //FPGA时钟 s_rst
QuartusII-项目工程的时序仿真
qhs的博客
05-19 4008
从上一个test项目中，给x一个随机信号，如下图： 产生的波形如下： 之前所做的只是功能仿真，就是验证我们的设计在逻辑上有无问题，而没有考虑时序、资源等问题，而实际上工作中的FPGA设计是一定要考虑这些问题的。在时序仿真之前需要对设计进行布局布线、适配及时序分析等操作。选择Processing->Start Compilation或进行全编译。由于之前是功能仿真，现在时序仿真需要对仿真设置进行修改。选择Assignments->Settings或者单击进行项目工程的设置。把Simulatio
QuartusII-引脚分配与下载
qhs的博客
05-19 5479
如果设计的FPGA要在实际硬件电路中实现某一功能，FPGA与其他硬件电路的相连接就是通过引脚来实现的。引脚分配就是把FPGA设计中的输入输出分配到适当的引脚中。选择Assignments->pins或是打开Pin Planer窗口，在设计对应的Location栏双击再输入相应的引脚数。同样方法给输出信号y分配一个引脚，如下图所示： 分配完成后，保存项目工程文件，选择Processing->Start Compilation或者进行全编译，完成引脚分配并生成下载文件。准备好FPGA开发板，连接好
Quartus18.1-PCIE-x4配置.pdf
09-01
大多数使用Intel FPGA 做开发的同学都用惯了quartus13 以前的版本，经 典的是13.1，由于intel 收购后，后面的界面做了大幅度的调整，所以很多同学 都不是特别习惯，尤其有些界面按照惯性思维很难找到入口，而且一些...
QuartusPrime-18.1实例.pdf
05-19
QuartusPrime-18.1完整实例，希望帮到需要的人！大家一起学习，共同进步！
专题3-Quartus-II-软件使用入门.ppt
11-15
在 Quartus II 中，设计流程主要包括设计输入、逻辑综合、布局与布线、仿真、时序与功率分析、器件编程等步骤。 设计输入是 Quartus II 设计流程的起点，可以使用 RTL 级代码、AHDL、VHDL、Verilog 等语言描述设计...
Quartus-II-设计基础.pdf
11-04
Quartus-II-设计基础,关于Quartus-II-的使用说明，新来的可以阅读参阅
Quartus-II-9.0-使用初级教程.doc
06-21
Quartus Ⅱ 是Altera公司推出的专业EDA工具，支持原理图输入、硬件描述语言的输入等多种输入方式。硬件描述语言的输入方式是利用类似高级程序的设计方法来设计出数字系统。接下来我们对这种智能的EDA工具进行初步的...
cordic IP核中，sin and cos的使用
最新发布
weixin_44357071的博客
06-11 394
前者放缩到-π到+π，后者放缩到-1到+1，另外由于π实际上是一个无限不循环小数，所以使用前者可能会造成一些精度上的误差，建议使用后者，即scaled radians。，输入位宽是2qn,因为输入的时候还有可能大于一，但是计算sin和cos的话，值在-1到1之间，那么就只需要1qn。rotate是旋转，sin and cos是计算这两个三角函数，sinh和cosh是计算双曲正弦和双曲余弦。只有两组数据的valid和ready同时拉高，才会计算他们的乘积。对于相位格式有两种表示方法，分别是。
RGMII接口---＞(013)FPGA实现RGMII接口(十三)
2401_84405631的博客
06-09 135
（a）FPGA（Field Programmable Gate Array）是在PAL （可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）FPGA工程师就业应用于通信、航空航天、汽车电子，还是人工智能、物联网等新兴领域。
vivado CLOCK_REGION
cckkppll的博客
06-07 700
vivado CLOCK_REGION
AXI Quad SPI IP核中的STARTUPEn原语参数
u011565038的博客
06-09 665
启动STARTUPEn Primitive（原语）参数在 FPGA的主 SPI模式下非常有用。当你启用这个参数时，对于 7 系列设备，STARTUPE2原语会被包含在设计中；而对于 UltraScale™ 设备，则是STARTUPE3原语。这些原语在 FPGA 配置后成为IP核的一部分。
quartus top-level design entit
06-28
y是什么意思？ Quartus是一款FPGA设计软件，top-level design entity是指设计的最高层次实体，也就是整个设计的顶层...在Quartus中，设计的顶层模块需要定义输入输出端口、内部信号和子模块等，以完成整个设计的功能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值