qq_47935248的博客

杭电计算机组成原理实验RISC-V 实验 实现运算及传送指令的CPU设计实验 实现访存指令的CPU设计实验 实现转移指令的CPU设计实验一、实验目的与要求1、 实验目的：a) 掌握RISC-V的转移指令的数据通路设计，掌握指令流和数据流的控制方法b) 学习依据新增指令，修改多周期CPU的系统结构的方法，具备链接各模块构建整机的能力。c) 掌握基于有限状态机，实现控制单元的设计方法。d) 在实现RISC-V的R型和I型运算类指令，U型传送类指令，访存指令的基础上，进一步实现转移类指令beq,jal,jalr真

这里写目录标题一、实验目的与要求1、 实验目的：a) 掌握指令存储器、PC与IR的设计方法b) 掌握CPU取指令操作与指令译码的方法和过程，掌握指令译码器的设计方法c) 理解RISC-V立即数的生成与扩展方法，掌握立即数拼接与扩展器的设计2、 实验要求：二、实验设计与程序代码1、 模块设计说明三、实验仿真1、 仿真代码六、思考与探索1、 实验结果记录：2、 实验结论：3、 问题与解决方案：4、 思考题：a) 先读的是0号单元的数据，因为是先取数据再PC+4b) 可以c) 可能出现抖动，所以需要按的更慢点d)

杭电计算机组成原理实验RISC-V 实验 存储器设计实验一、实验目的与要求1、 实验目的：a) 学习使用ISE开发工具的MemoryIP核，设计生成存储器模块的方法b) 学习存储器的结构及读写原理，掌握存储器的设计方法2、 实验要求：首先使用ISE开发工具，用IP核导航设计一个64*32位的存储器IP核，然后引用该IP核构造一个存储器实例，实现存储器模块。二、实验设计与程序代码1、 模块设计说明2、 实验程序源代码及注释等三、实验仿真1、 仿真代码2、 仿真波形3、 仿真结果分析四、电路图五、引脚配置六、思

杭电计算机组成原理实验RISC-V 实验 寄存器堆与运算器设计实验实验报告一、实验目的与要求1、 实验目的：a) 学习寄存器堆的结构传送原理，掌握三端寄存器堆的设计方法b) 掌握运算器的结构与工作原理，能将寄存器堆与暂存器ALU进行正确连接，构成运算器2、 实验要求：首先设计一个RVI321指令集架构的寄存器堆（32*32），然后将其与前述实验中的暂存器A、B、F和ALU进行链接，构成一个完整的运算器。二、实验设计与程序代码1、 模块设计说明（描述整个实验的设计方案，分几个模块，各模块的功能