qq_49833809的博客

网线或变量的数组声明可以是标量的，也可以是向量的。通过在标识符名称后面指定地址范围，可以创建任意数量的维度，这样的数组被称为多维数组。在Verilog语言中，寄存器（reg）、线网（wire）、整型（integer）和实型（real）这些数据类型都允许使用数组。为了访问数组的某个特定元素，必须为每个维度指定一个索引，该索引可以是其他变量的表达式。可以为Verilog中支持的任何不同数据类型创建数组。请注意，由n个1位寄存器组成的存储器与一个n位向量寄存器是不一样的。

Verilog 需要表示单个比特位以及比特位组。例如，单个比特位的时序元件是一个触发器。然而，一个 16 比特位的时序元件是一个可以存储 16 比特位的寄存器。为此，Verilog 中有标量和向量类型的线网和变量。

在 Verilog 语言中，数据类型的主要用途是表示像触发器中的比特这样的数据存储元素，以及像连接逻辑门和时序结构之间的导线这样的传输元素。

Verilog 的词法约定类似于 C 语言，它由一系列的标记（token）组成。一个词法标记可以由一个或多个字符组成，标记可以是注释、关键字、数字、字符串或空白符。所有语句行都应以分号;结尾。var_avar_A。