EDA技术与应用上机任务 电子信息类 Quartus II或Quartus Prime D触发器、半减器、全减器、可加减控制的50进制加减计数器。
EDA技术与应用上机任务书上机目的熟悉掌握Quartus II或Quartus Prime开发工具的使用。 掌握利用硬件描述语言(Verilog)设计简单程序的步骤及方法。 掌握若干组合逻辑电路及简单时序逻辑电路的Verilog程序设计方法,以及仿真测试方法。上机内容独立设计一个如图1所示,带同步置位/复位的D触发器,两个反相的输出端为q,qb。其中置位端为pset,复位/清零端为clr,时钟端为clk,数据输入端为d,注意:置位信号的优先级要比复位信号优先级高。 图1 带同步置位/.
原创
2021-10-23 10:56:51 ·
6016 阅读 ·
2 评论