计组期末复习

Erikkoder

于 2023-03-02 15:25:36 发布

阅读量252

点赞数 2

分类专栏：计算机组成原理文章标签： java 网络开发语言

本文链接：https://blog.csdn.net/qq_52030860/article/details/129301825

版权

计算机组成原理专栏收录该内容

1 篇文章 1 订阅

订阅专栏

2022Fall NJUT

要保证 i 位十进制数的精度，至少要采用3.3倍 i 位二进制数的位数
十进制数转换为任意进制数

•整数部分：除基取余

•① 把被转换的十进制整数除以基数R，取其余数即为R进制整数的最低位的数字。

•② 再用基数R去除前次所得的商，所得余数即为R进制整数相应位的数字。

•③ 重复②，直到商为0为止。

•小数部分：乘基取整

•① 把被转换的十进制小数乘以基数R，取乘积的整数部分作为R进制小数的最高位的数字。

•② 再用基数R乘前一步乘积的小数部分，取新的乘积的整数部分为R进制小数相应位的数字。

•③ 重复②，直到乘积的小数部分为。或求得所要求的位数为止。

简述冯·诺依曼计算机的基本思想（包含哪三个方面）。

存储器，运算器，控制器，I/O
采用二进制
存储程序：程序和数据存储在同一块存储器

什么叫总线？总线的主要特点是什么？采用总线有哪些好处？

总线是一组可为多个功能部件共享的公共信息传送线路。

主要特点：共享总线的各个部件可同时接受总线上的信息，但必须分时使用总线发送信息，以保证总线上的信息每时每刻都是唯一的，不至于冲突。

ad：1.可以减少各部件之间的数量，降低成本；

2.可以简化硬件结构，便于系统构建，扩充系统性能，便于产品更新换代。

计算机系统多层次结构主要指哪些？

表示一个汉字的内码需几个字节？表示一个32×32点阵的汉字字形码需几个字节？在计算机内部如何区分字符信息与汉字信息？

2个字节，Unicode 4字节。

128个字节。存储一个32×32点阵的汉字字形码需用的字节数是128。定8位为一个字节，记作B。32×32/8＝128。

在计算机内部利用字节的最高位是0还是1区分字符信息与汉字信息.

简述静态RAM与动态RAM各自的主要特点。各自主要应用在什么地方？为什么动态RAM需要刷新？

静态RAM：静态RAM具有高速、低功耗、读写稳定等特点。它采用双稳态存储器单元（flip-flop）来存储数据，每个存储单元需要6个晶体管，因此成本较高，容量相对较小。SRAM适用于高速缓存等需要快速读写和稳定性的应用场合。
动态RAM：动态RAM具有较高的存储密度和较低的成本，但读写速度相对较慢，且需要定期刷新。它采用电容存储器单元（capacitor）来存储数据，每个存储单元只需要1个晶体管和1个电容，成本较低，容量相对较大。DRAM适用于主存储器等需要大容量和低成本的应用场合。

动态RAM需要刷新的原因是由于电容存储器单元容易失去电荷，因此需要定期刷新来恢复电荷，防止数据丢失。这个过程通常由内存控制器来完成，需要占用一定的带宽和延迟，因此相对于静态RAM来说，动态RAM的读写速度相对较慢。

通常在需要高速读写和稳定性的场合采用SRAM，在需要大容量和低成本的场合采用DRAM。

Cache-主存层与主存-辅存层有何异同？

Cache-主存层和主存-辅存层是计算机中常见的两级存储体系，它们各自的异同点如下：

相同：

出发点：都是为了提高存储系统的性能价格比，力图使性能接近于高速存储器，价格容量低于低速存储器。
原理：都是利用了程序运行时的局部性原理，把最近常用的信息块，从相对慢速而大容量的存储器调入相对高速而小容量的存储器。

不同	“Cache-主存”层次	“主存－辅存”层次
目的	为了弥补主存速度上的不足	为了弥补主存容量的不足
存储管理实现	主要由专用硬件实现	主要由软件实现
数据传输方式	采用直接映射、组相联或全相联等缓存映射方式	采用数据块读取、局部性原理等方式

何谓Cache的地址映像？一般有哪几种方法？各自的主要特点是什么？Cache是指高速缓存，是CPU与主存之间的一种速度较快的缓存存储器。在Cache中，存储的是从主存中读取的一部分数据，这部分数据是CPU最近使用过的或可能马上要使用的数据。在Cache中，存储的数据可以通过地址来进行访问，因此需要一种地址映射的方法，将CPU所需的地址映射到Cache中的地址。

Cache的地址映像方法一般有三种：直接映像、组相联映像和全相联映像。下面对它们进行详细介绍：

直接映像：直接映像是一种简单的地址映像方法，其基本思想是将主存地址的一部分用于Cache中地址的选择，将另一部分用于Cache中地址的定位。具体而言，将主存地址的低位部分作为Cache地址的低位部分，将主存地址的高位部分的一部分作为Cache地址的组号，剩下的部分作为Cache地址中的块号。这种映像方法的主要特点是速度较快，但命中率较低，易出现冲突。
组相联映像：组相联映像是一种改进的地址映像方法，其基本思想是将主存地址的一部分用于Cache中地址的组选择，将另一部分用于Cache中地址的块选择。具体而言，将主存地址的高位部分的一部分作为Cache地址的组号，剩下的部分作为Cache地址中的块号。而在组内，可以使用相联存储方式进行数据的存储。这种映像方法的主要特点是命中率较高，但速度相对较慢。
全相联映像：全相联映像是一种更为复杂的地址映像方法，其基本思想是将主存地址的全部部分用于Cache地址的选择和定位。具体而言，将主存地址的全部部分都作为Cache地址中的标签，然后再使用相联存储方式进行数据的存储。这种映像方法的主要特点是命中率最高，但速度也是最慢的。

总之，Cache的地址映像方法不同，其主要特点也有所不同，需要根据具体应用的需求选择合适的映像方法，以提高Cache的访问效率和性能。

一个较完善的指令系统应包括哪些类型的指令？

一个完善的指令系统应该包括以下几类指令：

数据传输指令：用于数据在不同寄存器、内存地址、输入输出端口之间的传输，包括赋值指令、加载指令和存储指令。
算术逻辑运算指令：用于进行数值的加、减、乘、除等基本算术运算，以及移位、逻辑运算等操作，包括加法指令、减法指令、乘法指令、除法指令、逻辑运算指令和移位指令等。
移位指令：乘除 2n
堆栈指令操作指令：保存恢复中断
字符串处理指令
程序控制指令：用于控制程序执行的流程和次序，包括跳转指令、分支指令、循环指令和中断指令等。
输入输出指令：用于和外部设备进行数据交换，包括输入指令和输出指令等。
特权指令：用于访问系统资源和执行特殊的操作，例如设置中断向量表、修改特权级别等。

这些指令可以根据具体应用需求进行扩展和定制，以满足不同的计算任务和应用场景的要求

简要说明RISC的特点。（CICS含义？）

选取一些使用频率高的简单指令以及很有用又不复杂的指令来构成指令系统。
指令数目较少，指令长度固定，指令格式少，寻址方式种类少。
采用流水线技术没大多数指令可在一个时钟周期内完成，特别是在采用了超标量和超流水线技术后，可使平均执行时间小于一个时钟周期。
使用较多的通用寄存器以减少访存。
采用寄存器-寄存器方式工作，只有存数/取数指令访问存储器，而其余指令均在寄存器之间进行操作。
控制器以组合逻辑控制为主，不用或少用微程序控制。
采用优化编译技术，力求高效率支持高级语言的实现。

CISCS：复杂指令系统来增强计算机的功能，提高机器速度。

指令数目多。
指令格式多，子长不固定，采用不同寻址方式。
可访存指令不受限制。

CPU中有哪几个最主要的寄存器？它们的主要作用是什么?

指令寄存器IR

存放当前正在执行的指令，主存-MDR-IR
程序计数器PC

程序计数器是CPU中的另一个重要寄存器，它存储将要执行的下一条指令的地址。每当CPU执行一条指令时，程序计数器的值就会自动递增。
累加寄存器AC

暂存操作数和操作结果
程序状态寄存器PSR
地址寄存器MAR

要访问的主存单元的地址，接受PC或者其他部件
数据缓冲寄存器MBR（MDR）

存放向主存写入的信息或从主存中读出的信息

试述组合逻辑控制器与微程序控制器的主要差别。

组合逻辑控制器采用组合逻辑技术实现,其微操作信号发生器是由门电路组成的复杂树形网络构成的。

微程序控制器采用存储逻辑实现,将微操作控制信号以编码字(即微指令)的形式存放在控制存储器中。执行指令时,通过依次读取一条条微指令,产生一组组操作控制信号,控制有关功能部件完成一组组微操作。

微程序控制器的设计思想和组合逻辑设计思想截然不同。它具有设计规整,调试、维修以及更改、扩充指令方便的优点,易于实现自动化设计。但是,由于它增加了一级控制存储器,所以指令的执行速度比组合逻辑控制器慢。

微指令编码有哪几种常用方法？在分段编码方法中，分段的原则是什么？

微指令编码的常用方式有:直接控制法、最短编码法、字段直接编码法、字段间接编码法等。

分段编码方法也称字段直接编码法,其分段的原则是:

①把互斥的微命令(即不允许同时出现的微命令)划分在同一字段内,相容的(即允许同时出现)微命令划分在不同字段内。

②字段的划分应与数据通路结构相适应。

③一般每个子字段应留出一个状态,表示本字段不发任何微命令。

④每个子字段所定义的微命令数不宜大多,否则将使微命令译码复杂。

主机与外设交换信息的方法有哪些？各有何特点？

4种主机与外设交换信息方式。
1.程序查询方式
CPU检测外设是否准备好
是：在CPU与外设之间传送一个数据；否：返回上一步骤
特点：是CPU与外设间通过程序同步，CPU被外设独占，利用率低。
2.中断方式
外设准备好交换数据后，向CPU发送中断请求
CPU执行完当前指令后，暂停当前程序的执行，转向执行中断服务程序
在中断服务程序中，完成一个数据的传送
返回原来执行程序的断点处，继续执行
特点：在外设准备数据时，CPU与外设并行工作，CPU效率提高，且CPU可以同时被多个外设占用。
3.直接存储器访问（DMA）方式
与内存交换数据的操作交由DMA控制器来控制，不经过CPU。
特点：适合高速外设（如磁盘）进行块数据的传输。
4.通道与输入输出处理机方式
通道是一个具有特殊功能的处理器，它可以实现对外设的统一管理和外设与内存之间的数据传送。
特点：能独立地执行用通道指令编写的输入输出控制程序，产生相应的控制信号送给由它管辖的设备控制器，继而完成复杂的输入输出过程。

CPU响应外部中断一般应具备的条件有哪些？

中断响应的条件为:

中断源有中断请求
CPU允许接受中断请求
CPU响应中断的时间:当中响应条件满足时, CPU等到一条指令执行完毕以后,又没有优先级更高的请求,CPU进行中断响应。

中断处理的全过程有哪些主要步骤？

中断过程可以分为四步,分别是中断请求、中断响应、中断服务和中断返回。当中断源要CPU为其服务时,先发出一个中断请求信号,CPU不断查询中断请求标志,一旦查询到某个中断请求标志置位,则根据中断响应条件去响应请求,从而转去执行中断服务程序。但转去中断程序时,要求先保护现场,将相关的在服务子程序可能改变的存储单元内容压入堆栈保护,然后再去执行中断服务程序主体,最后中断返回,再返回前将原先的堆栈内容出栈,即恢复现场。