EDA Verilog语言 期末考试0基础预习笔记（数字系统设计）PART4——EDA填空题

1.用EDA技术进行电子系统设计的目标是最终完成ASIC的设计与实现。

2.可编程器件分为FPGA和CPLD。

3.随着EDA技术的不断完善与成熟，自顶向下的设计方法更多的被应用于Verilog HDL设计中。

4.目前国际上较大的PLD器件制造公司有Altera和Xilink公司。

5.完整的条件语句将产生组合电路，不完整的条件语句将产生时序电路。

6.阻塞性赋值符号为 = ，非阻塞性赋值符号为 <=。

7.在Verilog HDL中的常数包括数字、未知x、高阻z三种。

8.标准逻辑位数据类型常用的数值有 '1'、'0'、'z'等。

9.'timescale 1us/100ns'中，1us为时间基准单位，100ns为模拟时间精度。

10.目前国际上较大的PLD器件制造公司有Altera和Xilinx公司。

11.当前最流行并成为IEEE标准的硬件描述语言包括VHDL和Verilog HDL。

12.高密度可编程逻辑器件HDPLD包括EPLD、CPLD和FPGA。

13.PLD从集成密度上可分为LDPLD和HDPLD两类，其中HDPLD包括EPLD、CPLD、FPGA。

14.a=4'b1001<<2=4'b0100;b=4'b1001>>2=4'b0010;{a,b}=8'b01000010。

附上当前备考状态！