数字钟（实验报告）

一、 实验目的

1. 掌握用数字集成电路设计数字钟的基本原理和方法。
2. 熟悉典型集成电路的逻辑功能，掌握 N 进制计数器的设计与实现。
3. 了解数字钟电路的调试及故障排除方法。

二、实验原理

数字钟由振荡器、分频器、计数器、译码显示电路和校时校分控制电路组成。 其逻辑框图如下：

（1） 振荡器、分频器电路
振荡器是整个数字钟的核心，它的稳定度和频率的精确度决定了数字钟计时的准确性，是影响数字钟质量的决定性因素之一。在实际电路中采用晶体振荡器作为振荡源。振荡器产生的时钟信号经过分频器形成秒信号，输入到计数器进行计数。
（2）计数电路
数字钟的计数电路可用两个 60 进制和一个 24 进制(或 12 进制)实现。 60 进制计数器由一个 10 进制计数器与一个 6 进制计数器组成，分别对应“秒”（或“分”）的个位和十位进行计数。实验用 24 进制计数器作为“时”位计数器。 计数电路由六片74LS90 构成，可用反馈归零法设计。 74LS90 逻辑功能表如下：

根据功能表，以 88 计数器为例。若要实现一个 88 计数器，选择十进制计数功能，将个位的进位输出作为十位的时钟输入信号，并且需要在十位和个位都达到 8的时候进行反馈清 0，因此最终得到的电路图如下：

（3）译码和显示电路
在数字钟电路中，译码器的输入信号就是计数器的输出信号，译码器的输出端接至LED数码管。 实验中采用BCD 码—七段码译码器 CD4511和共阴极数码管。
（4） 较时、较分电路
本实验中可设有两个快速校准电路，由 SR 锁存器和与非门组成。 正常工作时，两个开关合到𝑆𝐷′ 端， SR 锁存器置 1， 分、时脉冲信号通过。当开关合到𝑅𝐷′ 端时， SR 锁存器置 0，正常计数不能通过，而秒脉冲通过，使分、时计数器变成了秒计数器可以快速校准。 实验电路图如下：

三、 实验内容

1. 用 74LS90 设计数字钟用 24 进制和 60 进制计数器。
60 进制可用两片 74LS90 实现，选择十进制计数模式，一片负责个位，一片负责十位， 1Hz 时钟输入信号输入至个位的时钟输入端。个位从 9 返回 0 的时候向十位进位，当十位是 6 的时候同时对两片 74LS90 进行反馈归 0。通过分析，可得到如下电路图，输出端接入数码管进行显示输出。
24 进制也可用两片 74LS90 实现，选择十进制计数模式，一片负责个位，一片负责十位。个位从 9 返回 0 的时候向十位进位，当十位是 2、个位是 4 的时候同时对两片74LS90 进行反馈归 0。通过分析，可得到如下电路图，输出端接入数码管进行显示输出。

当 60 进制计数器的十位从 6 回跳到 0 时，向 24 进制计数器输入时钟信号。

2. 在实验1基础上，增加校时电路
将两个计数器级联的接线按如下电路改接：

分析电路可知：
按下开关前， SR 锁存器输出端 Q=1， 𝑄′ = 0，因此 60 进制计数器的进位信号可以通过校时电路传给 24 进制计数器，校时脉冲不能通过校时电路，此时电路为计时模式；按下开关时， SR 锁存器输出端 Q=0， 𝑄′ = 1，因此 60 进制计数器的进位信号不可以通过校时电路传给 24 进制计数器， 而校时脉冲能通过校时电路，此时电路为计时模式，当显示器显示为预设值时，松开开关，则较时完成。
3. 在实验1基础上，实现报时功能

四、 思考题

1. 用 555 设计秒脉冲电路
答： 555 的功能表如下：

根据功能表，在下图电路中， 通过电源对 R1,R2 充电，使电路产生振荡，输出方波参数为： 𝑇𝑊1 = 0.7(𝑅1 + 𝑅2)𝐶, 𝑇𝑊2 = 0.7𝑅2𝐶,则输出频率为𝑓 = 1/0.7(𝑅1 + 2𝑅2)𝐶.
可选择𝑅1 = 𝑅2 = 48𝑘𝛺， 𝐶 = 10𝑢𝐹,得到如下电路图：
2…画出完整的数字钟逻辑电路图，并说明各部分的原理与功能。

3.设计一个具有整点报时功能的电路

五、 反思与总结

本次实验是综合性实验， 主要进行了计数器不同进制之间的改造， 较时电路的实现和报时电路的实现。 在连接 SR 触发器时， 电路交错复杂， 一粗心就容易连错， 本次实验耗时过长， 主要时间都是花费在检查电路上， 以后的实验应该更加细心