计算机组成原理填空题和简答题总结

概念
1.CMDR：控存数据寄存器，存放从控存读出的微指令
2.CMAR：控存地址寄存器，用于存放微指令的地址，当采用增量计数器法形成后续微指令地址时，CMAR有计数功能
3.系统并行性：并行包括同时性和并发性两个方面。前者是指两个或多个事件在同一时刻发生，后者是指两个或多个事件在同一时间段发生。也就是说，在同一时刻或者同一时间段内完成两种或两种以上性质相同或者不同的功能，只要在时间上互相重叠，就存在并行性。4.进位链：传递进位的逻辑电路
5.间接寻址：通过访存（若是多次间址还需多次访存）得到有效地址
6.微程序控制：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条微指令包含一个或多个微操作命令
7.RISC：精简指令系统计算机，通过有限的指令条数简化处理器设计，以达到提高系统执行速度的目的
8.中断隐指令：在机器指令系统中没有的指令，是CPU在中断周期内由硬件自动完成的一条指令，功能包括保护断点，寻找中断服务程序入口地址，关中断
9.周期挪用/周期窃取：DMA方式中由DMA接口向CPU申请占用总线，占用一个存取周期10.单重分组跳跃进位：n位全加器分成若干小组，小组内进位同时产生，小组与小组间采用串行进位
11.双重分组跳跃进位：n位全加器分为若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送
12.超标量：在每个时钟周期内同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译执行，在一个时钟周期内需要多个功能部件
13超流水线：将一些流水线寄存器插入到流水线段中，好比将流水线再分道，提高了原来流水线的速度，在一个时钟周期内一个功能部件被使用多次
14.水平型微指令：一次能定义并执行多个并行操作的微命令。从编码方式上来看，直接编码、字段直接编码、字段间接编码、直接编码和字段直接和间接混合编码都属于水平型微指令。（其中直接编码速度最快，字段编码需要译码，故速度受影响）
15机器指令：机器指令由0、1代码组成，能被机器直接识别。机器指令可由有序的微程序来解释。（微指令也是由0、1代码组成，也能被机器直接识别
16.机器字长：CPU一次能处理的数据位数，与CPU中寄存器位数有关
17.存储字长：存储器中一个存储单元(存储地址)所存储的二进制代码的位数，即存储器中的MDR的位数。
18.指令字长：计算机指令字的位数。
19.数据字长：计算机数据存储所占用的位数。
20.向量地址：存放中断服务程序入口地址的存储单元地址，中断方式由硬件产生向量地址，可由向量地址找到入口地址
21.寻址方式：是指确定本条指令的数据地址，以及下一条将要执行的指令地址的方法22.同步控制方式：任何一条指令或指令中任何一个微操作的执行，都由事先确定且有统一基准时标的时序信号所控制的方式，叫做同步控制方式
23.异步控制方式：异步控制不存在基准时标信号，微操作的时序是由专门的应答线路控制的，即控制器发出某个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作
24.直接编码：在微指令的操作控制字段中，每一位代表一个微命令。
25.硬件向量法：利用硬件产生向量地址，再由向量地址找到中断服务程序的入口地址
26.多重中断：指CPU在处理中断的过程中，又出现了新的中断请求，此时若CPU暂停现行的中断处理，转去处理新的中断请求，即多重中断
27.微操作命令：控制完成微操作的命令
28.微操作：由微操作命令控制实现的最基本操作
29.高速缓冲存储器/Cache：为了提高访存速度，在CPU和主存之间增设的高速存储器，对用户是透明的。只要将CPU最近期需用的信息从主存调入缓存，这样CPU每次只须访问缓存就可达到访问主存的目的，从而提高访存速度30.流水线多发技术：为了提高流水线性能，设法在一个时钟周期内产生更多条指令的结果31.总线判优：当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的优先等级顺序确定某个主设备可以占用总线
32.总线：连接多个部件（模块）的信息传输线，是各部件共享的传输介质
33.指令流水：改变各条指令按顺序串行执行的规则，使机器在执行上一条指令的同时，取出下一条指令，即上一条指令的执行周期和下一条指令的取指周期同时进行
1.算术溢出：是指计算机进行算术运算产生的结果超出机器所能表示的范围。溢出有上溢和下溢之分，从正方向超过了数的表示范围，称为上溢；从负方向超过了数的表示范围，则称为下溢。一般来说，计算机对于浮点数的下溢，则自动当作“0”来处理，不输出错误信息；而产生的上溢，计算机则产生“溢出中断”，并输出溢出的错误信息，甚至停止程序的运行
35.存取时间和存取周期：存储器进行一次“读”或“写”操作所需的时间称为存储器的访问时间（或读写时间），而连续启动两次独立的“读”或“写”操作（如连续的两次“读”操作）所需的最短时间，称为存取周期（或存储周期）。存取周期=存取时间+恢复时间
36.存储单元：可存放一个机器字并具有特定存储地址的存储单位
37.主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成
38.存储元件：存储一位二进制信息的无理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取
39.存储字：一个存储单元所存放二进制代码的逻辑单位
40.指令系统：包括数据表示、寻址方式和指令集
41.中断：指计算机在执行程序的过程中，出现某种非预期紧急事件，引起CPU暂停先行程序的执行，转去处理此事件，处理完又返回现行程序执行的过程
42.微地址：指微指令在控存中的储存位置43.IO接口：CPU与IO设备之间的连接部件44.IO端口：IO接口中的各种寄存器
简答
1.什么是系统总线，系统总线又分几类，它们各有何作用，单向的还是双向的？系统总线是指CPU、主存、IO各大部件之间的信息传输线；按系统传输信息的不同分为数据总线、地址总线、控制总线；地址总线是用来指出数据地址的，单向的；数据总线是用来传输各功能部件间的数据信息的，双向的；控制总线是用来发出控制信号的，双向的。
2.什么是刷新，DRAM为什么要刷新，刷新方式有哪些？刷新是对DRAM定期进行的全部重写过程；原因是由于使用的动态原件电容因电容泄露引起的DRAM所存信息的衰减需要及时补充，为了避免源信息消失，因此安排定期刷新操作；刷新方法：集中式、分散式、异步式。
3.IO编址方式有哪些？简述其特点IO与内存统一编址和独立编址统一编址：IO地址采用与主存单元地址完全一样的格式，设备与主存占用同一个地址空间，CPU可像访问主存一样访问IO设备，不需要安排专门的IO指令。独立编址：机器为IO设备专门安排一套完全不同于主存地址格式的地址编码，此时IO地址和主存地址是两个独立空间，CPU需要专门的IO指令来访问IO地址空间。
4.什么是存储器带宽，提高访存速度措施有哪些？存储器带宽：每秒从存储器进出信息的最大数量（单位 字/秒 字节/秒 位/秒）措施：①采用高速的存储元器件，比如双端口存储器，相联存储器；②加高速缓冲存储器Cache；③调整主存结构，比如采用单体多字系统、多体并行系统
5.什么是DMA方式？DMA接口应具备哪些功能？DMA：DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU，而直接在内存和IO设备之间进行，是一种完全由硬件执行的IO交换方式。DMA接口功能：①对总线的控制能力，包括向CPU提出总线请求、发出DMA控制信号、释放总线等；②提供交换数据的地址，包括源地址和目的地址；③控制数据块的长度；④中断请求功能
6.CPU响应中断的条件是什么？响应中断后要自动完成什么操作？条件：CPU内允许中断触发器EINT为1操作：①保护断点，断点入栈；②寻找中断服务程序入口地址（硬件向量法、软件查询法）；③关中断，EINT置06.影响流水线性能主要因素是什么？采用什么解决办法？两个因素：①访存冲突②相关问题（控制相关、数据相关）解决办法：针对访存冲突：分设指令Cache和数据Cache；采用指令预取技术，CPU内设置指令队列；针对相关问题：控制相关采用优化编译等软措施，数据相关采用旁路技术等
7.微程序控制器中微指令的地址有几种形成方式？①由微指令的下地址字段给出；②根据机器指令的操作码形成③增量计数器法④根据各种标志决定微指令分支转移的地址⑤通过测试网络形成⑥由硬件产生微程序入口地址
8.机器主频是什么？主频和机器周期什么关系？机器时钟信号的频率即为机器主频，主频的倒数称作时钟周期，机器周期包含若干个时钟周期
9.什么是指令周期、机器周期、时钟周期？三者有什么关系？
指令周期：CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间机器周期：所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期时钟周期：机器主频的倒数，也称为节拍，是控制计算机操作的最小单位时间一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等
10.完整的总线传输周期包括哪几个阶段？简述每个阶段的工作。
①申请分配阶段：由需要使用总线的主模块或主设备提出申请，经总线仲裁机构决定下一传输周期的总线使用权授予某一申请者；
②寻址阶段：取得总线使用权的主模块，通过总线发出本次打算访问的从模块或从设备的存储地址或设备地址及其有关命令，启动参与本次传输的从模块
③传输阶段：主模块和从模块进行数据交换，数据由原模块发出经数据总线流入目的模块
④结束阶段：主模块的有关信息均从系统总线上撤出，让出总线使用权
11.从计算机各个子系统角度分析，提高整机速度的措施有什么？
针对存储器：高速存储芯片、Cache、多体并行系统；针对控制器：指令流水、超标量设计针对运算器：改进运算方法，如快速进位链、两位乘针对IO系统：DMA技术
12.总线通信控制有几种方式，简要说明各自特点
同步通信：通信双方由统一时标控制数据传送异步通信：采用应答方式通信半同步通信：统一时钟，可插入等待信号分离式通信：都是主设备，充分发挥总线的有效占用
13.程序中断五个阶段是什么？中断请求、中断判优、中断响应、中断服务、中断返回14.常见集中式总线控制有哪几种？
链式查询（最敏感）、计数器定时查询、独立请求方式（最快）
15.CPU包括哪几个工作周期？每个工作周期有什么作用？
取指周期：取出指令间址周期：取有效地址执行周期：取操作数中断周期：保存程序断点16.能不能说机器主频越快，机器速度就越快？为什么？
不能。机器速度不仅与主频有关，还与机器周期中所含的时钟周期数以及指令周期中所含的机器周期数有关。同样主频的机器，由于机器周期所含的时钟周期数不同，机器的速度也不同。机器周期中所含时钟周期数少的机器，速度越快。此外，机器速度还与很多因素有关，如主存速度，机器是否有Cache，总线的数据传输率，硬盘速度，机器是否采用流水技术等等。
17.程序查询方式和程序中断方式有何异同？
程序查询方式是用户在程序中安排一段输入输出程序，它由IO指令、测试指令和转移指令等组成。CPU一旦启动IO后，就进入这段程序，时刻查询IO准备的情况。若未准备就绪就踏步等待；若准备就绪就实现传送。在输入输出全部过程中，CPU停止自身的操作。程序中断方式也要用程序实现外部设备的输入输出，但它只是以中断服务程序的形式插入到用户现行程序中。即CPU启动IO后，继续自身的工作，不必查询IO状态。而IO被启动后，便进入自身的准备阶段，当其准备就绪时，向CPU提出中断请求，此时若满足条件，COU暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据传送。
18.同步通讯和异步通讯主要区别是什么？双方如何进行联络？
主要区别是前者有公共时钟，总线上所有设备按照统一的时序，统一的传输周期进行信息传输，通讯双方按照约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体联络方式有不互锁（无制约）、半互锁（简单制约）和全互锁（完全制约、可靠性最高）三种。
19.为什么外围设备要通过接口与CPU相连？接口有何功能？基本组成有什么？
①一台机器通常配备多台外设，他们各自有其设备号（地址），通过接口可实现对设备的选择②IO设备种类繁多，速度不一，与CPU速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配③IO设备可能串行传送数据，而CPU一般并行传送，通过接口可实现数据串并格式转换④CPU启动IO设备工作，要向外设发各种控制信号，通过接口可实现传送控制命令⑤IO设备的出入电平可能与CPU的出入电平不同，通过接口可实现电平转换⑥IO设备需将其工作状况（忙、就绪、错误、中断请求等）及时报告CPU，通过接口可监视设备的工作状态，并保存状态信息，供CPU查询归纳得接口功能：选址、传送命令、反映设备状态、传送数据（缓冲、数据格式转换、电平转换）基本组成：数据缓冲寄存器DBR、设备选择电路、设备状态标记、命令寄存器和命令译码器、控制逻辑电路
20.DMA接口由哪些部件组成？在数据交换过程中它完成哪些功能？
组成：数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构、DMA控制逻辑DMA接口功能：①向CPU提出总线请求信号②接管总线控制③向存储器发地址并能自动修改地址指针④向存储器发读写信号进行数据传送⑤修改字计数器判断DMA传送是否结束⑥发DMA结束信号，申请程序中断
21.在DMA方式中，CPU与DMA接口分时使用主存有几种方法？
①停止CPU访问主存：DMA在传送一批数据时，独占主存，CPU放弃总线使用权。在一批数据传送完毕后，DMA接口才把总线得控制权交回给CPU。显然，这种方法在DMA传送过程中，CPU基本处于不工作状态或保持原状态②周期挪用：这种方法CPU按程序的要求访问主存，一旦IO设备有DMA请求，IO设备挪用一个存取周期。此时CPU可完成自身操作，但要停止访存。这种方式既实现了IO传送，又较好地发挥了主存与CPU的效率，是一种广泛采用的方法③CPU与DMA交替访存：这种方法适合于CPU的工作周期比主存的存取周期长的情况。如CPU的工作周期大于主存周期的两倍，则每个CPU周期的上半周期专供DMA接口访存，下半周期专供CPU访存。这种交替访存方式可使DMA传送和CPU工作效率最高，但相应硬件逻辑更复杂
22.程序中断与DMA异同点？
①从数据传送看，程序中断方式主要靠程序传送，DMA方式靠硬件传送②从CPU响应时间看，程序中断方式在一条指令执行周期结束时相应而DMA方式在存取周期结束时CPU才能相应③程序中断方式有处理异常事件的能力，DMA方式没有④程序中断方式需要中断现行程序保护现场，DMA方式不用⑤DMA方式优先级比程序终端高
23.CPU各个标志位含义(1) 6个状态标志位的功能分别叙述如下：CF(Carry Flag)——进位标志位。当执行一个加法(或减法)运算，使最高位产生进位(或借位)时，CF为1；否则为0。PF(Parity Flag)——奇偶标志位。该标志位反映运算结果中1的个数是偶数还是奇数。当指令执行结果的低8位中含有偶数个1时，PF=1；否则PF=0。AF(Auxiliary carry Flag)——辅助进位标志位。当执行一个加法(或减法)运算，使结果的低4位向高4位有进位(或借位)时，AF=1；否则AF=0。ZF(Zero Flag)——零标志位。若当前的运算结果为零，ZF=1；否则ZF=0。SF(Sign Flag)——符号标志位。它和运算结果的最高位相同。OF(Overflow Flag)——溢出标志位。当补码运算有溢出时，OF=1；否则OF=0。(2) 3个控制标志位用来控制CPU的操作，由指令进行置位和复位。DF(Direction Flag)——方向标志位。它用以指定字符串处理时的方向，当该位置“1”时，字符串以递减顺序处理，即地址以从高到低顺序递减。反之，则以递增顺序处理。IF(Interrupt enable Flag)——中断允许标志位。它用来控制8086是否允许接收外部中断请求。若IF=1，8086能响应外部中断，反之则不响应外部中断。（注意：IF的状态不影响非屏蔽中断请求(NMI)和CPU内部中断请求。）TF(Trap Flag)——跟踪标志位。它是为调试程序而设定的陷阱控制位。当该位置“1”时，8086 CPU处于单步状态，此时CPU每执行完一条指令就自动产生一次内部中断。当该位复位后，CPU恢复正常工作。
24.冯诺依曼计算机特点？P825.程序访问局部性原理？
在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大26.CPU与IO之间传递信息有什么联络方式？分别应用于什么场合？
立即响应：适用于结构简单、速度极慢的IO设备，CPU直接控制外设处于某种状态而无需联络信号异步工作采用应答信号联络：适用于CPU与IO速度差较大，远距离传送的场合同步工作采用同步时标联络：适用于CPU与IO速度差不大，近距离传送的场合
27.什么条件下IO设备可以向CPU提出中断请求？
IO设备工作完成状态为1（D=1），终端屏蔽码为0（MASK=0），且CPU查询中断时，中断请求触发器状态为1（INTR=1）
28.什么条件什么时间CPU相应IO中断请求？条件：中断允许状态为1（EINT=1）且至少有一个中断请求被查到；时间：指令执行完时29.实现多重中断的必要条件？
在现行中断服务期间，中断允许触发器为1，及开中断
30.调用中断服务程序和调用子程序区别？
①子程序调用是事先安排好的，中断是随机发生的②子程序是为主程序服务的，而中断程序与主程序无关系③子程序由调用指令给出目标地址，中断是通过隐指令获得中断服务程序入口地址
31．中断系统各个部件及作用？
①中断请求触发器：对中断源发来的中断请求信号进行标记②中断优先级排队器：对同时提出的多个中断请求信号进行裁决，选出一个最紧迫的进行相应③向量编码器：用来产生中断向量地址④中断允许触发器（EINT）：CPU中的中断总开关，完成开关中断状态的设置⑤中断标记触发器（INT）：用来建立中断周期的状态。INT=1，表示进入中断周期，即开始执行中断隐指令⑥中断屏蔽触发器（MASK）：对于可屏蔽的中断源进行开、关中断操作，可视为各中断源的中断分开关
32.程序查询方式、程序中断方式、DMA方式的接口电路图及详细工作过程 P192、193 P198 P205、206、207、208
33.每种寻址方式寻址范围、访存次数及特点P311到317
34.RISC和CISC特点P330
35.CPU内寄存器含义（MAR、MDR、IR、PC、ACC、MQ、X等）
36.给你一条指令写出全部微操作命令及节拍安排，若采用微程序控制需增加哪些微操作37.设计指令格式并计算寻址范围
38.设计Cache主存地址格式
39.计算题（补码加减法、补码一位乘、浮点数加减法了解，不同码制左移右移结果），如何判断溢出？

40.设计题（CPU与存储器连线，译码 片选 字扩展 位扩展）