计算机组成原理——期末复习题

1. 某计算机指令集中共有A、B、C、D四类指令，它们占指令系统的比例分别为40% 、20%、20%、

20%, 各类指令的CPI分别为 2、3、4、5；该机器的主频为600MHZ，则该机的MIPS为_187.5

____。（保留到小数点后一位）

1. 若某程序编译后生成的目标代码由A、B、C、D四类指令组成，它们在程序中所占比例分别为40%

、20%、15%、25%。已知A、B、C、D四类指令的CPI分别为1、2、2、2。现需要对程序进行编译优化，优化后的程序中A类指令条数减少了一半，而其它指令数量未发生变化。假设运行该程序的计算机CPU 主频为500MHZ。优化后程序的MIPS为_285.7

1. 若某程序编译后生成的目标代码由A、B、C、D四类指令组成，它们在程序中所占比例分别为40%

、20%、15%、25%。已知A、B、C、D四类指令的CPI分别为1、2、2、2。现需要对程序进行编译优化，优化后的程序中A类指令条数减少了一半，而其它指令数量未发生变化。假设运行该程序的计算机CPU 主频为500MHZ。优化后程序的CPI为__1.75

1. 假设某机器 M 的时钟频率为 4GHz，用户程序 P 在 M 上的指令条数为 8x10 9 ，其 CPI为
2. 微处理器可以用来做微型计算机的CPU×
3. ENIAC计算机的主要工作原理是存储程序和多道程序控制×
4. 计算机总线用于传输控制信息、数据信息和地址信息的设施√
5. 计算机系统软件是计算机系统的核心软件√
6. 计算机运算速度是指每秒钟能执行操作系统的命令个数×
7. 计算机主机由CPU、存储器和硬盘组成×
8. 计算机硬件和软件是相辅相成、缺一不可的√

在主机中，只有内存能存放数据×

1. 引入微程序机器级，使CPU的硬件电路更为简单，可以使CPU的指令系统功能更√
2. 微程序技术是今后计算机技术的发展方向×

解析：目前高性能的计算机中普遍采用硬布线技术。

1. 在CPU中，译码器主要用在运算器中挑选多路输入数据中的某一路数据送到ALU×
2. 每一条微指令都只是包含一条微命令×

解析：一条微指令包含一组实现一定操作功能的微命令。

1. 串行寄存器一般都具有移位功能√
2. 控制存储器是用来存放微程序的存储器，它应该比主存储器速度快√
3. 机器的主频最快，机器的速度就最快×
4. 引入微程序机器级，使计算机的CPU更为简单，可以组成功能更强的指令系统，从而加快了CPU的运行速度×

1. 在计算机中，各指令周期的时间长度是相同的×
2. CPU只是计算机的控制器×

解析：运算器和控制器合在一起称为中央处理器，简称为CPU

1. 硬连线方式是用时序电路产生时间控制信号，用存储逻辑电路实现各种控制功能×

解析：在采用组合逻辑和时钟信号相结合的硬连线控制器中，时间控制信号是由时序电路产生，而各种控制功能则是由组合逻辑电路实现。

1. 在一条微指令中，顺序控制部分的作用是发出指挥全机工作的控制信号×

解析：在一条微指令中，控制字部分的作用是发出指挥全机工作的控制信号；顺序控制部分的作用是产生后继微指令的地址。

1. 因为半导体存储器加电后才能存储数据，断电后数据就丢失了，因此EPROM做成的存储器，加电后必须重写原来的内容×
2. 因为动态存储器是破坏性读出，所以在不访问动态存储器时不用刷新×

1. 存储器是计算机中的记忆设备，它只是用来存放程序√
2. CPU访问存储器的时间是由存储器的容量决定的，存储器容量越大，访问存储器所需的时间越长×

解析：CPU访问存储器的时间是基本固定的，与容量无关，而是由存储元的材料决定的。

1. 因为半导体存储器加电后才能存储数据，断电后数据就丢失了，因此EPROM做成的存储器，加电后必须重写原来的内容×

解析：半导体存储器加电后才能存储数据，断电后数据丢失，这是指RAM。而EPROM是只读存储器，断电后数据不会丢失，因此，加电后不必重写原来的内容。

1. 目前大多数个人计算机中可配置的内存容量仅受地址总线位数限制×

解析：内存容量不仅受地址总线位数限制，还受寻址方式、操作系统的存储管理方式等限制。

1. 因为动态存储器是破坏性读出，所以在不访问动态存储器时不用刷新×

解析：刷新不仅仅因为存储器是破坏性读出，还在于动态存储器在存储数据时，若存储器不做任何操作，电荷也会泄漏，为保证数据的正确性，必须使数据周期性地再生，即刷新。

1. 一般情况下，ROM和RAM在存储体中是统一编址的√

解析：在计算机设计中，往往把RAM和ROM的整体作主存。因此，RAM和ROM一般是统一编址的。

1. 多体交叉存储器是为了解决由于主存太大，而将一个主存体分成多个独立存储体的一种技术× 

解析：多体交叉存储器是为了解决主存速度问题，而将一个主存体分成多个独立存储体以提高存取速度的一种技术。

1. CPU中通常都设置若干个寄存器，这些寄存器与主存统一编址。访问这些寄存器的指令格式与访问存储器是相同的×

解析：机器中的寄存器常常是独立编址的，因此访问寄存器的指令格式与访问存储器的指令格式不同。

1. 同SRAM相比，由于DRAM需要刷新，所以功耗大×

解析：SRAM不需要刷新是由于电路的构成不同。它是依靠电源维持运行，而DRAM是依靠电容维持状态，所以SRAM功耗较大。

1. 双极型 RAM不仅存取速度快，而且集成度高×

双极型 RAM存取速度快，但集度低。

1. 计算机的内存由RAM和ROM两种半导体存储器组成√
2. 微机使用过程中，如果突然断电，RAM和ROM中保存的信息会全部丢失×

解析：RAM中保存的信息在断电后会丢失，而ROM中保存的信息在断电后不受影响。

1. 半导体ROM是一种非易失性存储器√
2. 多体交叉存储器主要解决扩充容量问题×

解析：具有16位地址线的计算机，它的主存容量最大只能为64KB。

1. 动态RAM和静态RAM都是易失性半导体存储器√
2. 在计算机中，存储器是数据传送的中心，但访问存储器的请求是由CPU或I/O所发出的√

1. 堆栈是由若干连续存储单元组成的先进先出存储区 ×

解析：堆栈是由若干连续存储单元组成的后进先出存储

1. RISC较传统的CISC的CPU存储器操作指令更丰富，功能更强 ×

解析：RISC只有取数存数指令访问存储器，其余指令操作都在寄存器之间进行。

1. 指令的多种寻址方式会使指令格式复杂化，但可以增加指令获取操作的灵活性√
2. 程序计数器PC用来指示从内存中取指令√
3. 内存地址寄存器只能用来指示从内存中取数据×

解析：内存地址寄存器用来指示从内存中取数据或指令。

1. 浮点运算指令对用于科学计算的计算机是很必要的，可以提高机器的运算速度√
2. 处理大量输入输出数据的计算机，一定要设置十进制运算指令×

解析：可以用二进制运算指令处理输入输出数据，然后编程将运算结果转为十进制输出。

1. 一个系列中的不同型号计算机，保持软件向上兼容的特点√
2. 在计算机的指令系统中，真正必须的指令数是不多的，其余的指令都是为了提高机器速度和便于编程而引入的√
3. 扩展操作码是一种优化技术，它使操作码的长度随地址码的减少而增加，不同地址的指令可以具有不同长度的操作码√
4. 转移类指令能改变指令执行顺序，因此，执行这类指令时，PC和SP的值都将发生变化×

解析：执行这类指令时，SP的值不会发生变化。

1. RISC的主要设计目标是减少指令数，降低软、硬件开销√
2. 新设计的RISC，为了实现其兼容性，是从原来CISC系统的指令系统中挑选一部分简单指令实现的×

解析：选用使用频度高的一些简单指令，以及很有用但不复杂的指令。

1. RISC没有乘、除指令和浮点运算指令×

解析：RISC有乘、除指令和浮点运算指令。

1. 执行指令时，指令在内存中的地址存放在指令寄存器中×

解析：执行指令时，指令在内存中的地址存放在程序计数器中。

1. 在没有设置乘、除法指令的计算机系统中，就不能实现乘、除法运算×

解析：在没有设置乘、除法指令的计算机系统中，可通过加、减、移位等运算实现乘、除法运算。

1. 计算机指令是指挥CPU进行操作的命令，指令通常由操作码和操作数的地址码组成√
2. 不设置浮点运算指令的计算机，就不能用于科学计算×

解析：不设置浮点运算指令的计算机，仍可用于科学计算，只是要增加编程量且速度不很快。

1. 采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况×

解析：RISC计算机的体系结构只是相对CISC机要简单些。

1. 在寄存器寻址方式中，指定寄存器中存放的是操作数地址×

解析：在寄存器间接寻址方式中，指定寄存器中存放的是操作数地址；而在寄存器寻址方式中，指定寄存器中存放着操作数。

1. 转移指令执行结束后，目标地址可放在任意寄存器中×

解析：转移指令执行过程中，将转移指令所指的子程序的起始地址装入PC，因此转移指令执行结束后，程序计数器PC中存放的是转移的目标地址。

1. 指令编码中，操作码用来指定__做什么操作__，n位操作码最多可以表示_2的n次方__条指令。
2. 地址码表示_操作数地址_。以其数量为依据，可以将指令分为 _四地址__、_三地址__、_二地址_、__单地址__、_零地址_。
3. 某计算机主存容量为64KB,其中ROM区为4KB，其余为RAM区，按字节编址。现要用4K*4位的RAM芯片来设计该存储器的RAM区，则需要RAM芯片数是__30_。（填写阿拉伯数字即可）
4. 设A=0x123456，计算机内存中，地址为由低到高。则采用大端方式下，最高地址存放的字节内容为__0X56_。（只填写十六进制数）
5. 假定主存按字节编址，cache共有64行，采用直接映射方式，主存块大小为32字节，所有编号都

从0开始。问主存第3000号单元所在主存块映射到的cache行号是(29)。

1. 计算机主存容量8MB，分为4096个主存块，Cache数据区容量为64KB，若Cache采用直接映射方式，则Cache的总行数为 32_。
2. 一个组相联高速缓存由64个字块组成，每个字块有256字节，分为8组，主存有4096个字块。则主存地址划分中 ，标记字段的二进制位数为多少位_9__。 （只需要填写阿拉伯数字）

1. 动态存储器需要刷新，那么刷新的方式有分散式、集中 和 刷新 分散与集中相结合
2. 在计算机的中断系统中，优先级别高的中断总是先响应先处理×

解析：如果高优先级别的中断被屏蔽后，则不能响应。

1. DMA控制器和CPU可以同时使用总线×

解析：DMA控制器和CPU必须分时使用总线。

1. 一个更高优先级的中断请求总是可以中断另一个中断处理程序的执行×

解析：如果CPU关中断，则优先级高的中断请求也不能中断另一个中断处理程序的执行×

1. 一个通道可以连接多个外部设备控制器，一个外部设备控制器可以管理一台或多台外部设备。

解析：一个通道可以连接多个外部设备控制器，但一个外部设备控制器只能管理一台外部设备。

1. 屏蔽所有的中断源，即为关中断×

解析：CPU不允许中断才为关中断。

1. 设备的编址方式分为单独编址和存储器统一编址两种√
2. DMA是主存与外设之间交换数据的方式，它也可用于主存与主存之间的数据交换×

解析：DMA是主存与高速外设之间交换数据的方式，它不能用于主存与主存之间的数据交换。

1. 中断级别最高的是不可屏蔽中断×

解析：级别最高的中断不一定是不可屏蔽中断，这与机器的设计有关。例如，在PC／XT中内中断的优先级要比不可屏蔽的中断级别高。

9、CPU响应中断时暂停运行当前程序，自动转移到中断服务程序√

1. 中断方式一般适用于随机出现的服务请求√
2. 为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作√
3. 中断屏蔽技术是用中断屏蔽寄存器对中断请求线进行屏蔽控制，因此，只有多级中断系统（CPU提供多条中断请求输入线）才能采用中断屏蔽技术×

解析：单级中断系统也能采用中断屏蔽技术。

1. 连接到计算机单总线上的设备称为主设备×

解析：主、从设备都可以连接到单总线上。

1. CPU可任选CPU停止法，总线周期挪用法或CPU与DMA交替访问法来实现DMA√
2. 中断屏蔽的作用是可以临时改变中断优先处理权√
3. 所有的数据传送方式都必须由CPU控制实现×

解析：DMA和通道的数据传送方式不需CPU控制。

1. 外部设备一旦申请中断，便能立刻得到CPU的响应×

解析：如果 CPU关中断，则外部设备有中断申请，也不能立刻得到CPU的响应。

1. DMA设备的中断级别比其他外设高，否则可能引起数据丢失√
2. 一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求×

解析：一旦有中断请求出现，CPU在执行完当前指令后才转去受理中断请求。

1. CPU在响应中断后可以立即响应更高优先级的中断请求×

解析：必须要在完整保存现场之后，才能去响应更高级别的中断，否则会造成现场保存不完整，从而今后无法返回断点。

1. 任何可以由软件实现的操作也可以由硬件来实现√
2. 固件就功能而言类似于软件，而从形态来说又类似于硬件√
3. 在计算机系统的层次结构中，微程序级属于硬件级,其他四级都是软件级×
4. 面向高级语言的机器是完全可以实现的×

1. 总线是连接计算机系统各个部件的 _信息传输线__。

按照传输的内容(信息)分，总线可分为__数据总线_、_控制总线_ 和_地址总线

1. 根据逻辑部件的连接方式及通讯能力，计算机中的总线系统可分为单总线系统、双总线_系统和多总线系统，其中_多总线系统_的吞吐能力最强。
2. 衡量总线性能的重要指标是_总线带宽_，它定义为总线本身所能达到的最高_传输速率__速率。
3. 总线频率为200MHz，总线宽度64位，一个总线周期等于4个时钟周期 ，则此总线的带宽是

_400_MB/S。

计算机系统的五大部件之间两种互联方式为（总线连接和分散连接）。

1. 按时序控制方式分，总线可分为串行总线和并行总线×

解析：对总线的分类有不同的分类标准：按传送格式分为：串行总线、并行总线；按时序控制方式分为：同步总线（含同步扩展总线）、异步总线；按功能分为：系统总线、CPU内部总线、各种局部总线。按时序控制方式分，总线可分成同步总线和异步总线。

1. 串行通信只能采用异步方式×

解析：串行通信是指数据的传输是在一条传输线路上按位进行，它可以采用异步方式，也可以采用同步(湖北自考网)方式。采用异步方式时，发送与接收设备之间采用“握手”信号来进行同步，而采用同步方式时，发送与接收设备都从同一个公共的时钟信号中获得定时信息。

1. 总线周期是指：任意总线设备为获取总线控制权而等待的时间与占用总线的时间之和×

解析：总线访问延迟：是主设备为获得总线控制权而等待的时间。总线周期：是主设备占用总线的时间。

1. 系统总线是由地址总线、数据总线和控制总线组成，因此它们是三总线结构的×
2. 主设备是指发送信息的设备，从设备是指接收信息的设备×
3. 组成总线不仅要有传输信息的传输线，还应有实现总线传输控制的器件，即总线缓冲器和总线控制器√
4. 主设备是指控制总线的设备，从设备是指受控的设备√

1. 根据总线控制部件所处的位置，总线的控制方式可分为：集中式_(总线控制逻辑基本上集中在一起)和 分布式_ (总线控制逻辑分散在总线上的各部件上)。
2. 集中式总线控制可分为_链式查询_、 _计数器定时查询_ 和_独立请求 三种。
3. 集中式总线控制中__独立请求_响应时间最快，_链式查询_对电路的故障最敏感。
4. 总线异步定时协议中，后一事件出现在总线上的时间取决于前一事件的出现，即建立在应答 或互锁机制基础上，不需要统一的时钟信号，总线周期长度是不同的。
5. 按照总线上两部件通讯时采用的同步方式，总线的控制方法又可分为_同步控制和 异步_控制。
6. 利用串行方式传送字符，每秒钟传送的数据位数常称为波特。假设数据传送速率是960个字符/

秒，每一个字符格式规定包含10个数据位(起始位、停止位1位、8个数据位)，问传送的波特数是

__9600，比特率是__7680

1. 利用串行方式传送字符，每秒钟传送的数据位数常称为波特。假设数据传送速率是960个字符/

秒，每一个字符格式规定包含10个数据位(起始位、停止位1位、8个数据位)，问传送的波特是__9600b/s

1. 利用串行方式传送字符，每秒钟传送的数据位数常称为波特。假设数据传送速率是880个字符/

秒，每一个字符格式规定包含起始位、停止位1位、校验位1位、8个数据位，问传送的波特数是

__9680比特率是__7040

1. 利用串行方式传送字符，每秒钟传送的数据位数常称为波特。假设数据传送速率是880个字符/ 秒，每一个字符格式规定包含起始位1位、停止位1位、校验位1位、7个数据位，问传送的波特数是8800，比特率是_6160

1. 全双工工作方式可以在两个方向传送信息，但是在同一时刻，只能工作在一个方向上传送信息的通讯方式×

解析：全双工工作方式可以在两个方向同时传送信息。