qq_55662474的博客

原创 小梅哥的按键思想

01 module key_scan_flctek(clk, rst_n,key_in, key_n);0203 inputclk;04 inputrst_n;05 inputkey_in;06 outputreg key_n;0708 regtemp;09 reg[31:0] count;10 regstate;11 12 localparamMASK_tiME = 1000000;...

原创 关于FPGA按键计数的思想

原创 阻塞赋值 = 和非阻塞赋值 ＜=

非阻塞赋值由时钟的一拍一拍来控制 ，在always内是并行执行的

原创 关于为什么写verilog时，时序电路输出实际定义为reg类型而仿真时输出需要定义为wire类型