计算机组成原理学习通第七章课后作业

一. 单选题（共20题）

1. (单选题)下面有关存储器组织的叙述中,错误的是( )。
A. 存储器中的核心部分是存储体,用来存放信息,由若干个存储单元构成
B. 存储单元由若干个存放0或1的存储元件构成
C. 一个存储单元有一个编号,就是存储单元的地址
D. 同一个存储器中,每个存储单元的宽度可以不同,有8位、16位或32位不等,分别存放不同长度的数据和指令

2. (单选题)假定一个系统的物理地址空间大小为为512MB，按字节编址，每次读写操作最多可以一次存取32位。则存储器地址寄存器MAR和存储器数据寄存器MDR的位数分别为（）。
A. 29，8
B. 29，32
C. 27，8
D. 27，32

答案解析：
存储器容量为，按字节编址，说明该存储器的每个存储单元有8位，因而共有512M=229个存储单元。所以，地址位数应该有29位，存放主存地址的存储器地址寄存器MAR也应该有29位。

假定一次最多存取32位，则用来作为读/写数据缓冲的存储器数据寄存器MDR的位数应该有32位。

3. (单选题)下面有关半导体存储器的叙述中，错误的是（）
A. 主存由RAM和ROM构成，它们都是一种半导体存储器
B. 半导体存储器都采用随机访问方式进行读写
C. SRAM是静态随机访问存储器，可以用作Cache
D. DRAM是动态随机访问存储器，主存RAM用DRAM芯片实现

4. (单选题)下面哪种存储器是目前已被淘汰的存储器（　）。
A. 半导体存储器
B. 磁表面存储器
C. 磁芯存储器
D. 光盘存储器

5. (单选题)若计算机的主存储器容量为1GB，也就等于（　）。
A. 230个字节
B. 1030个字节
C. 29个字节
D.109个字节

6. (单选题)某SRAM芯片，其容量为1024 x 4位，其地址和数据引脚的数目分别为（　）。
A. 10，4
B. 5，4
C. 10，8
D. 5，8

7. (单选题)在主存和CPU之间增加cache的目的是（）。
A. 增加内存容量
B. 提高内存可靠性
C. 加快信息存取速度
D. 增加内存容量，同时加快访存速度

8. (单选题)某计算机字长16位，存储容量是64KB，按字节编址，则它的寻址范围是（）。
A. 0 ～ (64K-1)
B. 0 ～ (32K-1)
C. 0 ～ (64KB-1)
D. 0 ～ (32KB-1)

9. (单选题)下列几种存储器中，( )是易失性存储器。
A. Cache
B. EPROM
C. Flash Memory
D. CD-ROM

10. (单选题)以下哪一种情况能很好地发挥Cache的作用?（）
A. 程序中不含有过多的I/O操作
B. 程序的大小不超过实际的内存容量
C. 程序具有较好的访问局部性
D. 程序的指令间相关度不高

11. (单选题)假定一个存储器容量为1024MB，按字节编址，每次读写操作最多可以一次存取32位。不考虑其它因素，则存储器地址寄存器MAR和存储器数据寄存器MDR的位数至少应分别为（）。
A. 30，8
B. 30，32
C. 28，8
D. 28，32

12. (单选题)用存储容量为16K×1位的存储器芯片来组成一个64K×8位的存储器，则在字方向和位方向上分别扩展了（）倍。
A. 4和2
B. 8和4
C. 2和4
D. 4和8

13. (单选题)下面有关系统主存的叙述中，错误的是（）。
A. RAM是可读可写存储器，ROM是只读存储器
B. ROM和RAM的访问方式相同，都采用随机访问方式进行读写
C. 系统的主存由RAM和ROM组成
D. 系统的主存都是用DRAM芯片实现的

14. (单选题)多模块存储器所以能高速进行读/写，是因为采用了（）。
A. 高速芯片
B. 相互独立的读写电路
C. 流水技术
D. 新型器件

15. (单选题)相联存储器是按（）进行寻址的存储器。
A. 地址指定方式
B. 堆栈方式
C. 内容指定方式
D. 地址指定与堆栈

16. (单选题)在存储器分层体系结构中，存储器从速度最快到最慢的排列顺序是（）。
A. 寄存器-主存-Cache-辅存
B. 寄存器-主存-辅存-Cache
C. 寄存器-Cache-辅存-主存
D. 寄存器-Cache-主存-辅存

17. (单选题)在存储器分层体系结构中，存储器从容量最大到最小的排列顺序是（）。
A. 寄存器-主存-Cache-辅存
B. 寄存器-主存-辅存-Cache
C. 辅存-主存-Cache-寄存器
D. 寄存器-Cache-主存-辅存

18. (单选题)以下是一个二维数组求和函数：

1 int sum-array-rows ( int V [M] [N] )

2 {

3 int i, j, sum=0;

4 for ( i=0; i< M; i++)

5 for (j=0; j < N; j++)

6 sum + =V[i] [j];

7 return sum;

8 }

假设M=2、N=3，则数组V的访问顺序是( ),其访问局部性达到最好。
A. V00、V01、V02、V10、V11、V12
B. V00、V10、V01、V11、V02、V12
C. V00、V11、V01、V10、V02、V12
D. V00、V01、V11、V10、V02、V12

19. (单选题)假定主存地址位数为32位，按字节编址，主存和Cache之间采用直接映射方式，每个主存块的大小为1个字，每字32位，则能存放32K字的Cache的容量总共应该有多少位？（）
A. 1504K
B. 1536K
C. 1568K
D. 1600K

20. (单选题)假定有一个计算机系统，其Cache共有64个槽，采用4路组相联映射方式，每个主存块大小为32字节，主存按字节编址。问该系统中主存第3000号单元所在的主存块该放到Cache的哪个组中？（）
A. 13
B. 26
C. 29
D. 58

二. 计算题（共2题）

21. (计算题)用8K×8位的EPROM芯片组成32K×16位的只读存储器，试问：

（1）数据寄存器最少应有多少位？

（2）地址寄存器最少应有多少位？

（3）共需多少个EPROM芯片？

（4）画出该只读存储器的逻辑框图(选做)。

正确答案 ：

（1）数据寄存器最少有16位。

（2）地址寄存器最少有：15位（若按16位的字编址）；16位（若按字节编址）。

（3）共需要 32K×16位 / 8K×8位= 4×2 = 8片。

（4）（图略）

22. (计算题)某计算机主存8M字节，分成4096个主存块，Cache有64K字节，采用直接映象方式。请问：

①Cache有多少个字块？

②Cache的字块内地址为多少位?

③Cache的字块地址为多少位?

④Cache的字块的标志有多少位?

注：Cache字块又称Cache行，Cache槽

正确答案：

假设主存按字节编址，则：

①每字块大小为：8MB / 4096 = 2K字节，故 Cache有64KB / 2KB = 32个字块。

②由于每字块大小为2KB，故Cache 的字块内地址为11位。

③因为采用直接映射技术，Cache共有32个字块，故Cache 的字块地址为5位。

④主存空间为8MB，所以地址位数为23位，故主存地址中标志位为23-5-11=7位，因此，每个Cache字块的标志有7位。