FPGA学习笔记（四）EMIF设计—1

最新推荐文章于 2025-05-28 17:43:11 发布

汤姆和吉米

最新推荐文章于 2025-05-28 17:43:11 发布

阅读量979

点赞数 28

分类专栏： fpga开发文章标签： fpga开发学习笔记

本文链接：https://blog.csdn.net/qq_55811090/article/details/147603944

版权

1.EMIF介绍

EMIF：External Memory Interface外部存储器接口。可实现DSP与不同类型存储器（SRAM、Flash、DDR等）的连接。

EMIF分为EMIFA和EMIFB，其中EMIFA接口有64bit宽的数据总线，可连接64/32/16/8bit的器件；EMIFB接口有16bit宽的数据总线，可连接16/8bit的器件。

一般EMIF与FPGA相连，从而使FPGA平台充当一个协同处理器、高速数据处理器或高速数据传输接口。

EMIF为三种类型的存储设备提供无缝接口：

1.异步设备，包括ROM、闪存和异步SRAM；

2.同步突发SRAM（SBSRAM）；

3.同步DRAM（SDRAM）；

EMIF支持以下类型的访问：

1.用于CPU或指令缓存的32位指令提取；

2.CPU或DMA控制器的32位数据访问；

3.CPU或DMA控制器的16位数据访问；

4.CPU或DMA控制器的8位数据访问；

EMIF信号介绍

EMIF在各种存储器类型中常见信号
信号	状态	描述
$\overline{CE}[3:0]$	O/Z	芯片启用引脚；这些活动低引脚对应于DSP外部存储器中的四个预定义地址范围（称为芯片启用（CE）空间）。CE引脚旨在连接到存储芯片的芯片选择引脚。
$\overline{BE}[3:0]$	O/Z	字节启用引脚; EMIF驱动这些低电平引脚上的信号组合，以告诉存储器芯片在8位、16位或32位访问期间要使用或忽略数据总线的哪些引脚; 字节启用引脚: $\overline{BE}3$ $\overline{BE}2$ $\overline{BE}1$ $\overline{BE}0$ 数据总线引脚: D[31:24] D[23:16] D[15:8] D[7:0] EMIF激活多字节使能信号（两个用于16位，四个用于32位）。