【数字电路与系统设计】一些简单常见题

PIAO.KE_007

已于 2023-06-23 18:13:28 修改

阅读量814

点赞数

文章标签：笔记

于 2023-06-18 23:41:00 首次发布

本文链接：https://blog.csdn.net/qq_56140893/article/details/131276970

版权

本文详细介绍了数字电路的基础知识，包括数制与码制的加法、二进制表示、无权码类型，以及逻辑代数的基本理论和操作。接着，讨论了组合逻辑电路、触发器、时序逻辑电路的工作原理和应用，还涉及了可编程逻辑器件如GAL16V8的特性。最后，提到了A/D转换器的量化误差和基本构成部分。

摘要由CSDN通过智能技术生成

第1章数制与码制

1.两个8421BCD码相加时，需进行加6修正的是（）

A.相加结果为1001

B.相加结果为1011

C.相加结果为1000

D.相加结果为0110

0000-1001无需修正 B

2.表示一个最大的3位十进制数，所需二进制数的位数至少是（）

A.6 B.8 C.10 D.12

$2^{^{N}}$ -1>999 N=10 C

3.下列码制中，属于无权码的有（）

A. 8421BCD码

B.2421BCD码

C. 631-1BCD码

D. 8421奇校BCD

8421奇/偶校验都属于无权码 D

4.N位数码全为1的二进制数对应的十进制数为（）

A.N B. 2N C. $2^{^{N}}$ D. $2^{^{N}}$ -1

5. 二进制数(1010.11)2对应的十六进制数是。

1010=A;1100=C; $(A,C)_{_{_{16}}}$

6. (362)10对应的8421BCD是。

3=0011 6=0110 2=0010 $(0011 0110 0010)_{_{_{_{_{8421BCD}}}}}$

第2章逻辑代数理论

1.若一个逻辑函数由四个变量组成，则最小项的总数目是（）

A.4 B.8 C.12 D.16

$2^{N}$ => $2^{4}$ =16 D

2.下列等式正确的是（）

A. $A\bigoplus B=A\bigodot B$

B. $A\bigoplus B=\overline{A\bigodot B}$

C. $A\bigoplus 1=A$

D. $A\bigoplus 0=\overline{A}$

$\bigoplus$ ：相异为真异或

$\bigodot$ ：相同为真同或

C的结果应该是 ${\overline{A}}$ ；D的结果应该是A B

3.下列等式正确的是（）

A. $0\bigoplus 0=1$

B. $0\bigoplus 1=1$

C. $0\bigodot 0=0$

D. $0\bigodot 1=1$

A的结果是0；C的结果是1;D的结果是0 B

4.下列等式正确的是（）

A. $A+1=A$

B. $A+\overline{A}=1$

C. $A\cdot \overline{A}=1$

D. $A+A=2A$

A的结果是1；C的结果是0；D的结果是A B

5.下列逻辑函数中，F恒为0的是（）

A. $F(ABC)=\overline{m_{0}}\cdot \overline{m_{2}}\cdot \overline{m_{5}}$

B. $F(ABC)=m_{0}+ m_{2}+ m_{5}$

C. $F(ABC)=m_{0}\cdot m_{2}\cdot m_{5}$

D. $F(ABC)=\overline{m_{0}}+ \overline{m_{2}}+ \overline{m_{5}}$

6.n位二进制编码器有个输出。

$\log_ {2} {n}$

$2^{N}$ 位二进制编码器有N个输出。

n位二进制译码器有 $2^{n}$ 个输出。

7.化简逻辑函数 $F(A,B,C,D)=\sum m(2,4,6,9,13,14)+\sum \o \Phi (0,1,3,11,15)$ 。

*卡诺图*
$\O$ $\varphi$	$\varphi$	$\varphi$	1
1			1
	1	$\varphi$	1
	1	$\varphi$

$F(A,B,C,D)=\overline{A} \overline{D}+AD+BC\overline{D}$

8.试分析最小项 $a\overline{b}cd$ 的逻辑相邻项有几个？分别是什么？

法一：将 $a$ 、 $\overline{b}$ 、 $c$ 、 $d$ 分别取反即得4个逻辑相邻项

有：

$\left\{\begin{matrix}\overline{ab}cd \\ abcd \\ a\overline{bc}d \\ a\overline{b}c\overline{d} \end{matrix}\right.$

法二：建立卡诺图

*卡诺图*

则根据卡诺图有：

$\left\{\begin{matrix}1111 \\ 1001 \\ 1010 \\ 0011 \end{matrix}\right.$ $\left\{\begin{matrix}abcd \\ a\overline{bc}d \\ a\overline{b}c\overline{d} \\ \overline{ab}cd \end{matrix}\right.$

第3章组合逻辑电路

1.组合逻辑电路中出现竞争—冒险的原因是（）

A.电路不是最简

B.电路有多个输出

C.电路中存在延迟

D.电路使用不同的门电路

2.构成半导体数码管显示线段的元件是（）

A.灯丝 B.发光二极管 C.发光三极管 D.熔丝

3.若电路可能存在1型逻辑冒险，则函数表达式可转化为（）

A. $F=A+\overline{A}$

B. $F=A\cdot \overline{A}$

C. $F= A\cdot \overline{B}$

D. $F=A+\overline{B}$

B A代表的0型

4.组合逻辑电路是指任何时刻电路的输出仅由当时的决定。

输入

5.写出图1中 $F(A,B,C,D)$ 的最小项表达式并化简为最简与或式。

$Y(A_{_{1}},A_{_{0}})=\sum_{i=0}^{3}m_{i}D_{i}$

真值表

$A_{_{_{1}}}$ $A_{_{_{0}}}$ $Y$ $F$ 0 0 $D_{0}$ $D$ 0 1 $D_{1}$ $C$ 1 0 $D_{2}$ $D$ 1 1 $D_{3}$ $C$

$=\overline{AB}D+\overline{A}BC+A\overline{B}D+ABC$

化成8项的最简与或式，有： $=\overline{ABC}D+\overline{AB}CD+\overline{A}BC\overline{D}+\overline{A}BCD+A\overline{BC}D+A\overline{B}CD+ABC\overline{D}+ABCD$

6.设A，B，C为某保密锁的3个按键，当A键单独按下时，锁既不打开也不报警；只有当A，B，

C或者A，B或者A，C同时按下时，锁才能被打开，当不符合上述组合状态时，将发出报警信

息，试列出此保密锁逻辑电路的真值表。

解：A、B、C代表三个按键，其中1为闭合（按下）、0为断开；F为开锁，其中0代表关锁、1代表开锁；G为报警，其中0为不报警，1为报警。

真值表
A	B	C	F	G
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	0	1
1	0	0	0	0
1	0	1	1	0
1	1	0	1	0
1	1	1	1	0

第4章触发器

1.触发器电路如图1所示，其次态应为( )?

A. $Q^{^{n+1}}=0$

B. $Q^{n+1}=1$

C. $Q^{^{n+1}}=A$

D. $Q^{^{n+1}}=\overline{A}$

$Q^{n+1}=J\overline{Q}^{n}+\overline{K}Q^{n}$

由于 $J$ 和 $K$ 的输入一致，则有

$Q^{n+1} =J\overline{Q}^{n}+\overline{J}Q^{n} =J\bigoplus Q ^{n} =(A\bigoplus \overline{Q}^{n})\bigoplus Q^{n} =A\bigoplus (\overline{Q}^{n}\bigoplus Q^{n}) =A\bigoplus 1 =\overline{A}$

2.允许钟控电位触发器发生状态转移的时间段是（）

A.CP=1期间

B.CP上升沿

C.CP=0或CP=1期间

D.CP上升沿或下降沿

3.当集成维持—阻塞D型触发器的异步置1端 $\overline{S}_{D}=0$ 时，则触发器的次态（）

A.与CP和D有关

B.与CP和D无关

C.只与CP有关

D.只与D有关

4.要求JK触发器状态由 $1\rightarrow 0$ ，其激励输入端JK应为（）

A.JK＝0×

B.JK＝1×

C.JK＝×0

D.JK＝×1

JK触发器激励表
$Q^{n}$	$Q^{n+1}$	$J$	$K$
0	0	0	$\varphi$
0	1	1	$\varphi$
1	0	$\varphi$	1
1	1	$\varphi$	0

5.用1级触发器可以记忆的状态数是（）

A.1 B.2 C.4 D.8

高/低电平 B

6.由或非门构成的基本RS触发器及输入波形如图2所示，试画出 $Q$ 、 $\overline{Q}$ 的输出波形。设触发器

的初态为0。

第5章时序逻辑电路

1.基于两片74161级联，高位、低位输出分别为 $Q_{23}Q_{22}Q_{21}Q_{20}$ 、 $Q_{13}Q_{12}Q_{11}Q_{10}$ ，采用置零法设计模值为十七的计数器，则反馈状态 $Q_{23}Q_{22}Q_{21}Q_{20}Q_{13}Q_{12}Q_{11}Q_{10}$ 是（）

A.0001 0000

B.0001 0001

C.0001 0110

D.0001 0111

74161输出2进制、异步清零、同步置数；置零法-稳态、清零法-暂态

模17+置零+161->A

2.基于两片74160级联，高位、低位输出分别为 $Q_{23}Q_{22}Q_{21}Q_{20}$ 、 $Q_{13}Q_{12}Q_{11}Q_{10}$ ，采用清零法设计模值为十七的计数器，则反馈状态 $Q_{23}Q_{22}Q_{21}Q_{20}Q_{13}Q_{12}Q_{11}Q_{10}$ 是（）

A.0001 0000

B.0001 0001

C.0001 0110

D.0001 0111

74160输出两位8421码

模17+清零+160->D

3.基于74161，采用清零法设计模值为六的计数器，则反馈状态是（）

A.0100 B.0101 C.0110 D.1010

模6+清0->C

4.基于74161，采用置零法设计模值为十二的计数器，则反馈状态是（）

A.0100 B.1010 C.1011 D.1100

模12+置零->C

5.在下列器件中，不属于时序逻辑电路的是（）

A.计数器 B.移位寄存器 C.全加器 D.序列信号检测器

6.同步十六进制计数器的借位，则B的周期和正脉冲宽度分别为（）

A.16个CP周期和2个CP周期

B.16个CP周期和1个CP周期

C.8个CP周期和8个 CP周期

D.8个CP周期和4个CP周期

同步十六进制计数器的借位意味着减法计数器； $1111\rightarrow 0000$ B

7.同步计数器是指（）

A.由同类型的触发器构成的计数器

B.各触发器时钟端连在一起，统一由系统时钟控制的计数器

C.可用前级输出做后级触发器的时钟的计数器

D.可用后级输出做前级触发器的时钟的计数器

8.由10级触发器构成的二进制计数器的模值为（）

A.10 B.20 C.1000 D.1024

$2^{10}=1024$ D

9.由4级触发器构成的二进制计数器模值为。

$2^{4}=16$ 计数器 $N\rightarrow 2^{N}$

10.由4级触发器构成的寄存器可以存入位二进制代码。

寄存器 $N\rightarrow N$

11.两片74161接成图1所示电路，分析该电路的分频比 $N=f_{z}:f_{cp}$ 是多少?

左侧(1)的模 $M_{_{1}}=7$ 、右侧(2)的模 $M_{_{2}}=4$ ； $M_{_{1}}*M_{_{2}}=28$ ；即28个cp周期完成一整个周期，所以 $N=f_{z} : f_{cp} =$ 1：28

12.试用74161，用置0法接成一个十三进制计数器，可以附加必要的门电路。

第6章可编程逻辑器件

1.GAL16V8中能作为时钟使用的引脚的数量是（）

A.1 B.2 C.3 D.4

2.GAL16V8的与阵列中包含的与门个数是（）

A.8 B.16 C.32 D.64

8*8=64 D

3.与阵列可编程、或阵列固定的可编程器件是（）

A.PROM B.PLA C.PAL D.E2PROM

	与阵列	或阵列
PROM	固定	可编程
PLA	可编程	可编程
PAL	可编程	固定
$E^{2}PROM$	固定	可编程

4.用PLA进行逻辑设计时，应将逻辑函数表达式变换成（）

A.与非—与非式

B.异或式

C.最简与或式

D.最简或与式

5.术语CPLD表示（）

A.复杂可编程逻辑器件

B.组合可编程逻辑器件

C.组合可编程局部器件

D.复杂可编程局部器件

A Complex Programmable Logic Device

6.用256×4位RAM芯片扩展成512×4位RAM，并画出逻辑图（可用少量门电路）。

7.设ABC为三位二进制数，若该数大于4，则输出F为l，否则为0，试用ROM实现该电路。

(1)列出真值表；(2)画出阵列图。

第8章 A/D D/A

1.在A/D转换器中，已知 $\Delta$ 是量化单位，若采用“舍尾”方法划分量化电平，则最大量化误差为

$\Delta$ 。

舍尾法1 $\Delta$ 、四舍五入0.5 $\Delta$

2.A/D转换器电路由取样、保持、量化和电路构成。

编码

二、如要求模拟输出电压的最大值为10V，电压的最小变化量为50mV，应选几位的DAC芯片？

$u_{0}=K U_{REF}D=-\frac{1}{2^{n}}U_{REF}D$

$\left\{\begin{matrix} u_{0max}=K{U_{REF}}(2^{n}-1)=10V\\ \Delta u_{0}|_{\Delta D=1}=KU_{REF}=50mV \end{matrix}\right.$

则有： $2^{n}-1 > 200$ -> $n=8$

PIAO.KE_007

关注

0
点赞
踩
10

收藏

觉得还不错? 一键收藏
1
评论
【数字电路与系统设计】一些简单常见题

第1章数制与码制1.两个8421BCD码相加时，需进行加6修正的是（）A.相加结果为1001B.相加结果为1011C.相加结果为1000D.相加结果为01100000-1001无需修正 B2.表示一个最大的3位十进制数，所需二进制数的位数至少是（）3.下列码制中，属于无权码的有（）A. 8421BCD码B.2421BCD码C. 631-1BCD码D. 8421奇校BCD8421奇/偶校验都属于无权码 D4.N。
复制链接

扫一扫