常用74系列芯片

 联级输出的原理是，当大于8位输入/输出的时候，最后一个输入/输出端口就会溢出数据并在下一个端口输出。实际从硬件结构可以看出锁存寄存器首位相连，数据从0到7方向传递（这也解释了为什么数据右移）。

 按按低位先发送原则，对于数码管显示存在，对应关系，特别注意

     1）74LS164：8位串入、并出移位寄存器

 ①、DSA和DSB：其中之一接高电平做使能端，另一个接输入数据；
②、CP：时钟，每个上升沿数据右移一位；
③、MR：主复位，高电平对输出无影响，低电平强制所有输出为0；
④、Q0~Q7：8位并行输出。
无数据锁存器，不是一起显示，而是发一位显示一位，但已经显示位会保持不变，直至下位数据刷新

2）、74LS165：8位并入、串出移位寄存器

主要引脚介绍：
SO：串行数据输出端
QH：反相串行数据输出端
D0~D7：并行数据输入端
CLK：时钟输入端（需要接时钟源，51单片机串口工作在方式0时接TXD(P3.1口)）
INH：时钟禁止端(高电平有效，使用时设为低电平)
SH/LD ：移位与置位控制端
SI：串行输入端（用于拓展多个74LS165）

使用方式
74LS165芯片上电后，首先设置SH/LD端为低电平，此时芯片将D0~D7脚上的高低电平数据存入芯片内寄存器Q0~Q7,然后设置SH/LD端为高电平，此时芯片将寄存器内数据通过SO串行发送（QH也会发送反相数据）
 

 3）74LS595（串入8位并出）

 74595的数据端：
QA—QH(第15脚，第1-7脚): 八位并行输出端，可以直接控制数码管的8个段。
GND(第8脚):接低
QH'(第9脚): 串行数据输出。接下一个595的SER端。
/SRCLR(第10脚): 主复位（低电平有效）
/SRCLK(第11脚): 数据输入时钟线（控制数据输入）
/RCLK(第12脚): 输出存储器锁存时钟线（控制输入的数据输出显示）
/OE(第13脚): 输出有效（低电平有效）
SER(第14脚): 串行数据输入端。
VCC (第16脚): 电源
74595的控制端说明：
/SRCLR (10脚): 低电平时将移位寄存器的数据清零。通常接到VCC防止数据清零。
/SRCLK(第11脚)：上升沿时将数据存入数据寄存器并进行数据移位。Q0->Q1->Q2-->Q3-->...-->Q7;下降沿移位寄存器数据不变。(脉冲宽度：5V时，大于几十纳秒就行了。我通常都选微秒级)

/RCLK(第12脚)：上升沿时将移位（数据）寄存器的数据进入输出锁存器中将数据并出，下降沿时存储寄存器数据不变。通常我将/RCLK置为低电平，当移位结束后，在/RCLK端产生一个正脉冲(5V时，大于几十纳秒就行了。我通常都选微秒级)，更新显示数据。
/SRCLR(第13脚): 高电平时禁止输出(高阻态)。如果单片机的引脚不紧张，用一个引脚控制它，可以方便地产生闪烁和熄灭效果。比通过数据端移位控制要省时省力。