- 博客(6)
- 收藏
- 关注
原创 20211108
`timescale 1 ps/ 1 psmodule random20211015_vlg_tst();// constants // general purpose registers//reg eachvec;// test vector input registersreg Clk;reg Din;reg Rst_n;// wires ...
2021-11-08 15:32:38 41
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人