第一章
一、选择题部分
1.1974年，因特尔公司开发的（）是世界上第1个通用的8位微处理器。
A.Intel 4004 B.Intel 8008 C.Intel 8080 D.Intel 8086
2.计算机从第三代起，与IC电路集成度技术的发展密切相关。描述这种关系的是（）定律。
A.摩根 B.摩尔 C.图灵 D.冯•诺伊曼
3.完整的计算机系统应该包括（）。
A.运算器、存储器、控制器 B.外部设备和主机
C.主机和实用程序 D.配套硬件设备和软件系统
4. 冯•诺伊曼计算机工作方式的基本特点是（）。
A.多指令流单数据流 B.按地址访问并顺序执行指令
C.堆栈操作 D.存储器按内部选择地址
5.迄今为止，市场上计算机中的信息仍在以二进制表示的理由是（）。
A.节约元件 B.运算速度快
C.物理器件性能所致 D.信息处理方便
6.计算机硬件能直接执行的只有（）。
A.符号语言 B.机器语言
C.机器语言和汇编语言 D.汇编语言
7.编译程序出现的是计算机哪一代？（）
A.第1代 B.第2代 C.第3代 D.第4代
8.下面说法不正确的是（）。
A.任何可以由软件实现的操作也可以由硬件来实现
B.固件就功能而言类似于软件，而从形态来说又类似于硬件
C.在计算机系统的层次结构中，微程序属于硬件级，其他四级都是软件级
D.直接面向高级语言的机器是可以实现的
9.存放当前执行指令的寄存器是（）。
A.MAR B.PC C.MDR D.IR
10.CPU中，跟踪下一条要执行的指令的地址的寄存器是（）。
A.PC B.MAR C.MDR D.IR
11.CPU不包括（）。
A.地址寄存器 B.指令寄存器 C.地址译码器 D.通用寄存器
12.MAR和MDR的位数分别为（）。
A.地址码长度、存储字长 B.存储字长、存储字长
C.地址码长度、地址码长度 D. 存储字长、地址码长度
13.在运算器中，不包含（）。
A.状态寄存器 B.数据总线 C.ALU D.地址寄存器
14.下列关于CPU存取速度的比较中，正确的是（）。
A.Cache>内存>寄存器 B.Cache>寄存器>内存
C.寄存器>Cache>内存 D.寄存器>内存>Cache
15.若一个8位的计算机系统以16位来表示地址，则计算机系统有（）个地址空间。
A.256 B.65535 C.65536 D.131072
16.以高级语言c语言为例，将其程序转换为可执行的目标文件的主要过程是（）。
A.预处理>编译>汇编>链接 B.预处理>汇编>编译>链接
C.预处理>编译>链接>汇编 D.预处理>汇编>链接>汇编
17.关于CPU主频、CPI、MIPS、MFLOPS，说法正确的是（）。
A.CPU主频是指CPU系统执行指令的频率，CPI是执行一条指令平均使用的频率
B.CPI是执行一条指令平均使用CPU的时钟个数，MIPS描述一条CPU指令平均使用的CPU时钟数
C.MIPS是描述CPU执行指令的频率，MFLOPS是计算机系统的浮点数指令
D.CPU主频指CPU使用的时钟脉冲频率，CPI是执行一条指令平均使用的CPU时钟数
18.在参与科学计算的计算机中，标志系统性能的最有用的参数是（）。
A.主时钟频率 B.主存容量 C.MFLOPS D.MIPS
19.计算机中，CPU的CPI与下列（）因素无关。
A.时钟频率 B.系统结构 C.CPU周期 D.中断周期
20.下面的可用于评价计算机系统性能的指标是（）。
Ⅰ.MIPS Ⅱ.IPC Ⅲ.CPI Ⅳ.字长
A.Ⅰ、Ⅲ B. Ⅰ、Ⅲ和Ⅳ C. Ⅰ、Ⅱ、Ⅲ D.全部
21.程序P在机器M上的执行时间是20S，编译优化后，P执行的指令数减少到原来的70%，而CPI增加到原来的1.2倍，则P在M上的执行时间是（）秒。
A.8.4 B.11.7 C.14 D.16.8
二、综合题部分
1.某计算机的主频是1.2GHz，其指令分为4类，它们在基准程序中占比比例以及对应的CPI如下表所示。则该基准的总平均指标CPI与MIPS是多少？
| 指令类型 | 所占比例% | CPI | 指令类型 | 所占比例% | CPI | |
| A | 50 | 2 | C | 10 | 4 | |
| B | 20 | 3 | D | 20 | 5 |
答案：
基准程序的CPI=2*0.5+3*0.2+4*0.1+5*0.2=3
计算机的主频为1.2GHz，即1.2 GHz=1200MHz，因此该机器的MIPS=1200/3=400.
2.机器A和B是采用不同主频的CPU芯片，片内逻辑电路完全相同。
1）若A机的CPU主频为8MHz，B机12MHz，则A机的CPU时钟周期为多少？
2）若A机的平均指令执行速度为0.4MIPS，则A机的平均指令周期为多少？
3）B机的平均指令执行速度为多少？
答案：
- A机的CPU主频为8MHz，所以A机的CPU时钟周期=1/8MHz=0.125μs。
- A机的平均指令周期=1/0.4MIPS=2.5μs。
- A机的平均指令的时钟周期数=2.5μs/0.125μs=20.
因为A和 B片内逻辑电路完全相同，所以B机的平均指令的时钟周期数也为20.
又因为B机的CPU主频为12MHz,所以B机的CPU的时钟周期=1/12MHz=1/12μs。所以B机的平均指令周期=20*（1/12）=5/3μs。所以，B机的平均指令的执行速度为1/（5/3）μs=0.6MIPS
- 运算器与运算方法
1.下列数中最大的数为（）。
A.(10010101)2 B.(227)8 C.(96)16 D.(143)5
2.在机器数中，（）的零的表示是唯一的。
A.原码 B.补码 C.反码 D.原码和反码
3.针对8位的二进制数，下列说法中正确的是（）。
A.-127的补码是10000000 B.-127的反码等于0的移码
C.+1的移码等于-127的反码 D.0的补码等于-1的反码
4.计算机系统中采用补码运算的目的是为了（）。
A．与手工运算方式保持一致 B.提高运算速度
C.简化计算机的设计 D.提高运算精度
5.某机字长32位，采用定点小数原码表示，符号位为1位，尾数位31为，则可表示的最大正小数为（）。
A.+(231-1) B.-(1-2-32) C.+(1-2-31) D.-(1-2-31)
6.某机字长32位，采用定点小数原码表示，符号位为1位，尾数位31为，则可表示的最小负小数为（）。
A.+(231-1) B.-(1-2-32) C.+(1-2-31) D.-(1-2-31)
7.某机字长32位，采用定点整数原码表示，符号位为1位，尾数位31为，则可表示的最大正整数为（）。
A.+(231-1) B.-(1-2-32) C.+(230-1) D.-(231-1)
8.某机字长32位，采用定点整数原码表示，符号位为1位，尾数位31为，则可表示的最小负整数为（）。
A.+(231-1) B.-(1-2-32) C.+(230-1) D.-(231-1)
9.假设由S、E、M三个字段组成的一个32位二进制字所表示的非零规格化浮点数x，真值为：x=(-1)S×(1.M)×2E-128。则其所表示的规格化的最大正数为（）。
A.1.0×2-128 B.+(1-2-23)×2+127
C.[1+(1-2-23)]×2127 D.2+127-2-23
10.假设由S、E、M三个字段组成的一个32位二进制字所表示的非零规格化浮点数x，真值为：x=(-1)S×(1.M)×2E-128。则其所表示的规格化的最大负数为（）。
A.-(2-2-52)×2-1023 B.-1.0×2-128
C.-[1+(1-2-23)]×2127 D.-(1-2-52)×2+2047
11.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是（）。
A.11001011 B.11010110 C.11000001 D.11001001
12.若某数x的真值为-0.1010，在计算机中该数的表示为1.0110，则该数的编码是（）。
A.原码 B.反码 C.补码 D.移码
13.长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其它规定相同，则它们的可表示的数的范围和精度为（）。
A.两者可表示的数的范围和精度相同
B.前者可表示的数的范围大但精度低
C.后者可表示的数的范围大且精度高
D.前者可表示的数的范围大且精度高
14.在浮点数原码运算时，判定结果为规格化数的条件是（）。
A.阶的符号位与尾数的符号位不同
B.尾数的符号位与最高数值位相同
C.尾数的符号位与最高数值位不同
D.尾数的最高数值位为1
15.下列说法中正确的是（）。
A.采用变形补码进行加减运算可以避免溢出
B.只有定点数的运算才有可能溢出，浮点数不会
C.只有带符号数的运算才有可能产生溢出
D.只有将两个正数相加时才有可能产生溢出
16.在定点数运算中产生溢出的原因是（）。
A.运算过程中最高位产生了进位或借位
B.参加运算的操作数超出了机器的表示范围
C.运算的结果的操作数超出了机器的表示范围
D.寄存器的位数太少，不得不舍弃最低有效位
17.下溢指的是（）。
A.运算结果的绝对值小于机器能表示的最小绝对值
B.运算结果小于机器所能表示的最小负数
C.运算结果小于机器所能表示的最小正数
D.运算结果的最低有效位产生错误
18.若十进制数为137.5，则其八进制数为（）。
A.89.8 B.211.4 C.211.5 D.11001001.101
19.若[x]补=1,x1x2x3x4x5x6,其中xi取0或1，若要x>-32，应当满足（）。
A.x1 =0,其它各位任意 B.x1=1,其它各位任意
C.x1=1, x2～x6中至少有一个1 D.x1=0, x2～x6中至少有一个1
20.设x为整数，[x]补=1,x1x2x3x4x5，若要x<-16, x1～x5应满足什么条件（）。
A.x1～x5中至少有一个1 B.x1=0, x2～x5中至少有一个1
C.x1=0,其它各位任意 D. x1=1,其它各位任意
21.补码定点整数0101 0101算术左移两位后的值是（）。
A.0100 0111 B.0101 0100 C.0100 0110 D.0101 0101
22.补码定点整数1001 0101算术右移一位后的值是（）。
A.0100 1010 B.01001010 1 C.1000 1010 D.1100 1010
23.两个机器数7E5H、4D3H相加，得（）。
A.BD8H B.CD8H C.CB8H D.CC8H
二、综合题部分
1.现有一计算机字长32位（D31～D0）,符号位是第31位。对于二进制
1000 1111 1110 1111 1100 0000 0000 0000，
- 表示一个补码整数，其十进制值是多少？
- 表示一个无符号整数，其十进制值是多少？
- 表示一个IEEE 754标准的单精度浮点数，其值是多少？
答案：
- 存储系统
一、选择题部分
1.计算机的存储器采用分级存储体系的主要目的是（）。
A.便于读写数据
B.减小机箱的体积
C.便于系统升级
D.解决存储容量、价格和存取速度之间的矛盾
2.存储周期是指（）。
A.存储器的读出时间
B.存储器的写入时间
C.存储器进行连续读和写操作所允许的最短时间间隔
D.存储器进行连续写操作所允许的最短时间间隔
3.和外部存储器相比，内存的特点是（）。
A.容量大，速度快，成本低 B.容量大，速度慢，成本高
C.容量小，速度快，成本高 D.容量小，速度快，成本低
4.某单片机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是（）。
A.64K B.32K C.64KB D.32KB
5.某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线的数目是（）。
A.64，16 B.16，64 C.64，8 D.16，16
6.某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数目是（）。
A.8,512 B.512,8 C.18,8 D.19,8
7.某机字长32位，存储容量256MB,若按字编址，它的寻址范围是（）。
A.1M B.512KB C.64M D.256KB
8.某机字长32位，存储容量4GB,若按字编址，它的寻址范围是（）。
A.1G B.4GB C.4G D.1GB
9.某机字长32位，存储容量4GB,若按双字编址，它的寻址范围是（）。
A.4G B.0.5G C.8G D.2G
10.主存储器和CPU之间增加cache的目的是（）。
A.解决CPU和主存之间的速度匹配问题
B.扩大主存储器容量
C.扩大CPU中通用寄存器的数量
D.既扩大主存容量又扩大CPU通用寄存器数量
11.假设某计算机的存储系统由cache和主存组成。某程序执行过程中访存2000次，其中访问cache缺失（未命中）100次，则cache的命中率是（）%。
A.5 B.9.5 C.50 D.95
12.在下面几种存储器中，CPU不能直接访问的是（）。
A.硬盘 B.内存 C.cache D.寄存器
13.DRAM采用下面哪种刷新策略不会有死时间（）。
A.集中刷新 B.分散刷新 C.异步刷新 D.都不对
14.采用64K×1位的DRAM芯片构成256×8位的存储器，若采用异步刷新方式，每个存储刷新间隔不超过2ms，则生成的刷新信号的间隔是（）μs。
A.7.8 B.1.9 C.3.6 D.都不对
15.采用64K×1位的DRAM芯片构成256×8位的存储器，若采用集中刷新，则存储器刷新一遍最少用（）个读写周期。
A.256 B.128 C.64 D.都不对
16.内存按字节编址，地址从90000H到CFFFFH,若用存储容量为16K×8位芯片构成该内存，则至少需要的芯片数是（）。
A.2 B.4 C.8 D.16
17.关于cache的更新策略，下列说法正确的是（）。
A.读操作时，全写法和回写法在命中时应用
B.写操作时，回写法和写分配在命中时应用
C.读操作时，全写法和写分配法在失效时应用
D.写操作时，非写分配法和写分配在失效时应用
二、综合题部分
1.一个四体并行交叉存储器，每个模块的容量是64K×32位，存取周期为200ns，问：
1）在一个存取周期中，存储器能向CPU提供多少位二进制信息？
2）若存取周期为400ns，则在0.1μs内，存储器可向CPU提供32位二进制信息，该说法合理吗？
答案：
2.设存储器容量为32个字，字长为64位，模块数美，分别采用顺序方式和交叉方式进行组织，存储周期T=200ns，数据总线宽度位64位，总线传输周期r=50ns。连续读出4个字的情况下，求顺序存储器与交叉存储器的各自带宽。
答案：
3.主存储器的地址寄存器和数据寄存器各自的作用是什么？设一个1MB容量的存储器，机器字长和存储字长均为32位，问：
1）按字节编址，地址寄存器和数据寄存器各几位？编址范围为多大？
2）按字编址，地址寄存器和数据寄存器各几位？地址范围多大？
答案：
4.用一个512K×8的存储器芯片组成一个4M×32位的半导体只读存储器，存储器按字编址，试着回答下面问题：
1）该存储器的数据线和地址线数分别为多少？
2）共需要几片这样的存储芯片？
3）说明每一根地址线的作用。
答案：
- 指令系统
1.指令系统中采用不同寻址方式的目的的主要是（）。
A．实现存储程序和程序控制
B．缩短指令长度，扩大寻址空间，提高编程灵活性
C. 可以直接访问外村
D．提供扩展操作码的可能并降低指令译码难度
2.单地址指令中为了完成两个数的算术运算，除了地址码指明的一个操作数外，另外一个数常采用（）。
A.堆栈寻址方式 B.立即寻址方式
C.隐含寻址方式 D.间接寻址方式
3.二地址指令中，操作数的物理位置可安排在（）。（多个选项）
A.栈顶和次栈顶 B.两个主存单元
C.一个主存单元和一个寄存器 D.两个寄存器
4.对某个寄存器中操作数的寻址方式称为（）寻址。
A.直接 B.间接 C.寄存器 D.寄存器间接
5.寄存器间接寻址方式中，操作数处在（）。
A.通用寄存器 B.主存单元
C.程序计数器 D.堆栈
6.变址寻址方式中，操作数的有效地址等于（）。
A．基址寄存器内容加上形式地址（位移量）
B．堆栈指示器内容加上形式地址
C. 变址寄存器内容加上形式地址
D．程序计数器内容加上形式地址
7.堆栈寻址方式中，设Ri为通用寄存器，SP为堆栈指示器，MSP为SP指示的栈顶单元如果进栈操作的动作是：(Ri)→MSP,(SP)-1→SP，那么出栈操作的动作应为（）。
A.(MSP)→Ri,(SP)+1→SP B.(SP)+1→SP,(MSP)→A
C.(SP)-1→SP,(MSP)→A D.(MSP)→Ri,(SP)-1→SP
8.程序控制类指令的功能是（）。
A．进行算术运算和逻辑运算
B．进行主存和CPU之间的数据传送
C. 进行CPU和i/o设备之间的数据传送
D．改变程序执行顺序
9.下列说法中，不正确的是（）。
A．变址寻址时，有效数据存放在主存中
B．存储器堆栈由随机存取存储器构成，按照先进后出顺序工作
C. 堆栈指针SP的内容表示当前堆栈内所存储的数据的个数
D．内存中指令的寻址和数据的寻址是交替进行的
10.在指令格式中，采用扩展操作码的设计方案的目的是（）。
A．减少指令字长度
B．增加指令字长度
C. 保持指令长度不变而增加指令的数量
D．保持指令长度不变而增加寻址空间
11.一个计算机系统采用32位单字长指令，地址码为12位，若定义了250条二地址指令，则还可以有（）条单地址指令。
12.某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条、二地址指令107条，每个地址段为6位，则指令字长至少应该是（）。
A.24位 B.26位 C.28位 D.32位
13.设计某指令系统时，假设采用16位定长指令字格式，操作码使用扩展编码方式，地址码为6位，包含零地址、一地址和二地址3种格式的指令，若二地址指令有12条，一地址指令有254条，则零地址指令的条数最多为（）。
A.0 B.2 C.64 D.128
二、综合题部分
1.假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址、二地址3种格式。
1）设操作码固定，若零地址指令有M种，一地址指令有N种，则二地址指令最多有几种？
2）采用扩展操作码技术，二地址指令最多有几种？
3）采用扩展操作码技术，若二地址指令有P条，零地址指令有Q条，则一地址指令最多有几种？
答案：
2.在一个36位长的指令系统中，设计一个扩展操作码，使之表示下列指令：
1）7条具有两个15位地址和一个3位地址的指令。
2）500条具有一个15位地址和一个3位地址的指令。
3）50条无地址指令。
答案：
1）
2）
3）
3.某机器字长为16位，存储器按字编址，访问内存指令格式如下：
其中，OP 为操作码，M为寻址特征，A为形式地址。设PC和Rx分别为程序计数器和
变址寄存器，字长为 16 位，问:
1)该指令能定义多少种指令?
2)下表中各种寻址方式的寻址范围为多少?
3)写出下表中各种寻址方式的有效地址 EA 的计算公式.
答案：
4. 一条双字长的 LOAD 指令存储在地址为200和201的存储位置,该指令将指定的内容装
入累加器(ACC)中。指令的第一个字指定操作码和寻址方式，第二个字是地址部分。主存内容示意图如下图所示。PC值为200，R1值为400，XR(变址寄存器)值为100.
指令的寻址方式字段可指定任何一种寻址方式。请在下列寻
址方式中，分析装入 ACC 的值为多少。
1)直接寻址。
2)立即寻址。
3)间接寻址。
4)相对寻址。
5)变址寻址。
6)寄存器 R1寻址。
7)寄存器 R1 间接寻址。
答案：
1)直接寻址时，有效地址是指令中的地址码部分 500，装入 ACC 的是 800。
2)立即寻址时，指令的地址码部分是操作数而不是地址，所以将500装入ACC
3)间接寻址时，操作数的有效地址存储在地址为500的单元中，由此得到有效地址为800，
操作数是 300。
4)相对寻址时，有效地址 EA=(PC)+A=202+500=702,所以装入 ACC 的操作数是 325
这是因为指令是双字长，在该指令的执行阶段，PC的内容已经加2，更新为下一条指令
的地址 202。
5)变址寻址时，有效地址 EA=(XR)+A=100+500=600,所以装入 ACC 的操作数是 900。
6)寄存器寻址时，R1的内容 400 装入 ACC。
7)寄存器间接寻址时，有效地址是 R1的内容 400，装入 ACC 的操作数是 700.
5. 设某指令系统指令字长为16位,地址码为4位。试设计指令格式,使该系统中有11条三地址指令、70条二地址指令和150条单地址指令。并指明该系统中最多还可以有多少条零地址指令。
答案：
- 中央处理器
一、选择题部分
1. 请在以下叙述中选出两个正确描述的句子（）AD（多选）
A．同一个 CPU周期中,可以并行执行的微操作称为相容性微操作
B．同一个 CPU周期中,不可以并行执行的微操作称为相容性微操作
C. 同一个 CPU周期中,可以并行执行的微操作称为相斥性微操作
D．同一个 CPU周期中,不可以并行执行的微操作称为相斥性微操作
2. 微程序控制器中,机器指令与微指令的关系是（B）。
A．每一条机器指令由一条微指令来执行
B．每一条机器指令由一段用微指令编成的微程序来解释执行
C. 一段机器指令组成的程序可由一条微指令来执行
D．一条微指令由若干条机器指令组成
3. 下列部件中不属于控制器的部件是（D）。
A.指令寄存器 B.程序计数器
C.操作控制器 D.状态条件寄存器
4. 下列部件中不属于执行部件的是（A）。
A.控制器 B.存储器 C.运算器 D.外围设备
5. 计算机操作的最小时间单位是（A）。
A.时钟周期 B.指令周期 C.CPU 周期 D.微指令周期
6. CPU 中保存当前正在执行指令的寄存器是(A)。
A.指令寄存器 B.指令译码器 C.数据寄存器 D.地址寄存器
7.在 CPU中，跟踪后继指令地址的寄存器是(B)。
A.指令寄存器 B.程序计数器 C.数据寄存器 D.地址寄存器
8.下面有关程序计数器(PC)的叙述中，错误的是(C)
A.PC中总是存放指令地址
B.PC的值由 CPU 在执行指令过程中进行修改
C.执行转移指令时，PC的值总是修改为转移指令的目标地址
D.PC的位数一般和存储器地址寄存器(MAR)的位数一样
9. CPU 中的通用寄存器,( B)。
A.只能存放数据，不能存放地址
B.可以存放数据和地址
C.既不能存放数据，又不能存放地址
D.可以存放数据和地址，还可以替代指令寄存器
10. 某计算机的主存储器空间为 4GB，字长为 32 位，按字节编址，采用32 位字长指令字格式。若指令按字边界对齐存放，则程序计数器(PC)和指令寄存器(IR)的位数至少分别是(B)。
A.30,30 B.30,32 C.32,30 D.32,32
11.取指操作后，程序计数器中存放的是(D).
A.当前指令的地址 B.程序中指令的数量
C.已执行的指令数量 D.下一条指令的地址
12.下列关于指令执行的叙述中，错误的是(B)。
A.指令周期的第一个操作是取指令
B.为了进行取指操作，控制器需要得到相应的指令
C.取指操作是控制器自动进行的
D.指令执行时有些操作是相同或相似的
13.下列关于指令执行过程的叙述中，错误的是(B)。
A.取指操作是控制器固有的功能，不需要在操作码控制下完成
B.所有指令的取指操作是相同的
C.在指令长度相同的情况下，所有指令的取指操作是相同的
D.中断周期是在指令执行完成后出现的
14.下列有关机器周期的叙述中，错误的是(D)
A.通常把通过一次总线事务访问一次主存或 I/0 的时间定为一个机器周期
B.一个指令周期通常包含多个机器周期
C.不同的指令周期所包含的机器周期数可能不同
D.每个指令周期都包含一个中断响应机器周期
15.下列关于多周期CPU 的说法中，合理的是(D ).
A.执行各条指令的机器周期数相同，各机器周期的长度均匀
B.执行各条指令的机器周期数相同，各机器周期的长度可变
C.执行各条指令的机器周期数可变，各机器周期的长度均匀
D.执行各条指令的机器周期数可变，各机器周期的长度可变
16.以下关于间址周期的描述中，正确的是(C)
A.所有指令的间址操作都是相同的
B.凡是存储器间接寻址的指令，它们的操作都是相同的
C.对于存储器间接寻址和寄存器间接寻址，它们的操作是不同的
D.都不对
17.下列关于各种字长的说法中，正确的是(A )。
Ⅰ.指令字长等于机器字长的前提下，取指周期等于机器周期
Ⅱ.指令字长等于存储字长的前提下，取指周期等于机器周期
Ⅲ.指令字长和机器字长的长度没有任何关系
Ⅳ.为了硬件设计方便，指令字长都和存储字长一样大
A.Ⅱ、Ⅲ B.Ⅱ、Ⅲ、Ⅳ C.Ⅰ、Ⅲ、Ⅳ D.Ⅰ、Ⅳ
18. 下列关于单周期 CPU 和多周期 CPU 的描述中，错误的是( A).
A.执行任何指令，单周期CPU 的时间都要小于多周期 CPU
B.单周期 CPU 部件冗余大，时间利用率低，多周期 CPU 则刚好相反
C.单周期CPU在1个时钟周期内执行一条指令，CPI=1
D.多周期 CPU 至少需要2个时钟周期才能执行一条指令，CPI>1
19.列有关数据通路的叙述中，错误的是(D)
A.数据通路由若干组合逻辑元件和时序逻辑元件连接而成
B.数据通路的功能由控制部件送出的控制信号决定
C.ALU 属于操作元件，用于执行各类算术和逻辑运算
D.通用寄存器属于状态元件，但不包含在数据通路中
20.在单总线的 CPU 中，(D )。
A.ALU的两个输入端及输出端都可与总线相连
B.ALU的两个输入端可以与总线相连，但输出端需通过暂存器与总线相连
C.ALU的一个输入端可以与总线相连，其输出端也可与总线相连
D.ALU只能有一个输入端可以与总线相连，另一输入端需通过暂存器与总线相连
21.下列关于单周期数据通路和多周期数据通路的说法中，正确的是(C)
A.单周期 CPU 的 CPI总比多周期 CPU 的 CPI 大
B.单周期CPU 的时钟周期通常比多周期CPU 的时钟周期短
C.在一条指令执行过程中，单周期 CPU 中的每个控制信号取值一直不变，而多周期CPU 中的控制信号可能会发生改变
D.在一条指令执行过程中，单周期数据通路和多周期数据通路中的每个部件都可使用多次
22.下列关于数据通路的叙述中，错误的是(C )。
A.数据通路包含 ALU 等组合逻辑(操作)元件
B.数据通路包含寄存器等时序逻辑(状态)元件
C.数据通路不包含用于异常事件检测及响应的电路
D.数据通路中的数据流动路径由控制信号进行控制
23.相对于微程序控制器，硬布线控制器的特点是(D)
A.指令执行速度慢，指令功能的修改和扩展容易
B.指令执行速度慢，指令功能的修改和扩展难
C.指令执行速度快，指令功能的修改和扩展容易
D.指令执行速度快，指令功能的修改和扩展难
24.下列关于指令流水线设计的叙述中，错误的是(D)。
A、指令执行过程中的各个子功能都需要包含在某个流水段中
B.所有子功能都必须按一定的顺序经过流水段
C.虽然各子功能所用实际时间可能不同，但经过每个流水段的时间都一样
D.任何时候各个流水段的功能部件都不可能执行空操作
25.下列关于流水段寄存器的叙述中，正确的是(A)
A.指令译码得到的控制信号需通过流水段寄存器传递到下一个流水段
B.每个流水段之间的流水段寄存器位数一定相同
C.每个流水段之间的流水段寄存器存放的信息一定相同
D.用户程序可以通过指令指定访问哪个流水段寄存器
26.下列关于流水线数据通路的描述中，错误的是(B)。
A.每个流水段由执行指令子功能的功能部件和流水段寄存器组成
B.控制信号仅作用在功能部件上，时钟信号仅作用在流水段寄存器上
C.在没有阻塞的情况下，PC的值在每个时钟周期都会改变
D.取指令阶段和指令译码阶段不需要控制信号的控制
27.下列关于指令流水线和指令执行效率的叙述中，错误的是(B)。
A.加倍增加流水段个数不能成倍提高指令执行效率
B.为了提高指令吞吐率，流水段个数应无限制地增加
C.增加流水段个数，可以提高处理器的时钟频率
D.随着流水段个数的增加，流水段之间缓存开销的比例增大
28.下列关于超标量流水线的描述中，不正确的是(D)
A.在一个时钟周期内一条流水线可执行一条以上的指令
B.一条指令分为多段指令由不同电路单元完成
C.超标量通过内置多条流水线来同时执行多个处理器，其实质是以空间换取时间
D.超标量流水线仅仅是指运算操作并行
29.关于流水线技术的说法中，错误的是(B)。
A.超标量技术需要配置多个功能部件和指令译码电路等
B.与超标量技术和超流水线技术相比，超长指令字技术对优化编译器要求更高，而无其他硬件要求
C.在按序流动的流水线中，只可能出现 RAW 相关
D，超流水线技术相当于将流水线再分段，从而提高每个周期内功能部件的使用次数
二、综合题部分
1. 假设指令流水线分为取指(IF)、译码(ID)、执行(EX)、回写(WB)4个过程，共有10条指令连续输入此流水线。
1)画出指令周期流程图.
2)画出非流水线时空图。
3)画出流水线时空图。
4)假设时钟周期为 100ns，求流水线的实际吞吐量(单位时间执行完毕的指令数)
答案：
- 总线
- I/O
1446
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
