qq_480213640的博客

门电路设计：使用 Verilog HDL 语言的数据流描述方法设计一个数据宽度可在 1~32之间变化的 2 输入与门 andgate（或门、非门、与非门等基本门电路），利用仿真来验证设计。并将该与门封装成可变数据宽度参数的 IP 核。

实验目的： 通过实验，巩固有限状态机设计方法，并设计实现一个电梯控制器。实验内容 ：利用 BASYS 开发板资源设计一个 5 层楼的电梯控制器系统，并能在开发板上模拟电梯运行状态，具体要求如下： 1. 利用开发板的 5 个按键作为电梯控制器的呼叫按钮； 2. 利用 led 灯分别显示楼层 1~5 的呼梯状态； 3. 利用数码管显示电梯运行时电梯所在楼层； 4. 利用时钟分频设计电梯控制器控制电梯每秒运行一层。

通过实验，掌握有限状态机的设计方法，并用摩尔状态机设计实现“1101”序列检测。实现按键消抖处理。

设计并实现一个 32 位 2 级流水线加法器，并下板验证。仿真比较时，需比较当输入的值每个周期都在变化并要求每个周期产生其和值的情况。

例如，输出一直为0，因为reset=0时，顶层文件时钟开始计时；但是被调用的模板中的reset=0时，输出会一直被设置成为0，即不会开始计算(在做流水线加法器时，遇到的问题)。