- 博客(15)
- 收藏
- 关注
RSS订阅原创 数字信号处理1——带通采样（欠采样）
带通采样是“用带宽换频率”的艺术。维度传统奈奎斯特采样带通采样 (欠采样)采样率要求2×fmax2×fmax2×B>2\times B2×BADC 成本高 (需高采样率)较低 (需高模拟带宽，低采样率)前置滤波低通滤波器 (LPF)高品质带通滤波器 (BPF)对时钟要求一般极高 (对抖动敏感)主要应用音频、基带信号雷达、无线通信射频前端、软件无线电 (SDR)防噪声折叠：ADC 前必须加一个中心频率 1.6 GHz 的窄带滤波器（如 SAW 滤波器）
2026-01-04 14:49:32
869
原创 FPGA笔记4——DDS IP核
目前的配置是创建一个运行在100 MHz的单通道DDS，目标是输出45 dB 纯度的正弦波，且频率调节精度能达到0.4 Hz。Vivado 会根据这些指标自动计算出所需的位宽资源。当前的配置将生成一个极简、固定频率的单路正弦波发生器。它不消耗 DSP 硬核（使用普通逻辑），且不占用额外的相位控制接口资源，非常适合用作简单的测试信号源或固定本振。这一页的配置也是最简化接口: 极简 AXI4-Stream，无握手 (TREADY关)，无边带信号 (TLASTTUSER关)。数据。
2025-12-07 16:07:06
889
原创 FPGA笔记2——DDS信号发生器
DDS 是一种基于数字信号处理技术的频率合成方法，它能以极高的频率分辨率和相位精度快速生成任意波形（通常是正弦波）。频率分辨率高：输出频率可以精确到 Hz 甚至更小的步进；切换速度快：频率、相位可在几个时钟周期内改变；稳定性好：由高精度参考时钟决定；可生成任意波形：通过改变波形查找表内容。因此，DDS 被广泛应用于信号发生器、通信系统、雷达、仪器仪表等领域。
2025-11-08 12:27:05
1121
原创 FPGA笔记1——FIR滤波器IP核配置(2)补充说明
参数功能常用设置说明系数小数位0 或根据.coe文件调整控制系数量化精度输入小数位0～2控制输入缩放比例输出舍入方式平衡精度与误差特性窗函数法等波纹法设计原理截断理想滤波器优化误差分布（Parks-McClellan）控制参数难控制波纹可精确控制通/阻带波纹阶数由经验确定自动最小化复杂度低高典型用途快速设计、教学、低端硬件高性能滤波器、严格指标应用MATLAB选项“窗函数法”“等波纹法”
2025-11-07 18:59:31
1157
原创 FPGA笔记1——FIR滤波器IP核配置(1)
FIR（Finite Impulse Response，有限脉冲响应）滤波器线性相位特性：相位响应线性，不会导致信号波形失真。稳定性高：因为其单位脉冲响应是有限长度的，不存在反馈结构，因此天然稳定。实现方式简单：主要由加法器、乘法器、移位寄存器构成。常见结构直接型（Direct Form）级联型（Cascade Form）卷积结构（使用DSP Slice实现）yn∑k0N−1hkxn−kynk0∑N−1hkxn−k。
2025-11-07 18:44:40
1290
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人