面试官亲测：FPGA常问的面试题，还不快码住！！！

FPGA面试题

作者这里写出了关于FPGA面试可能会问到的一些问题，希望对求职的小伙伴能有所帮助！！！
希望各位读者大大能给作者点个赞加关注鼓励一下！！！

一、基础概念类

1. 组合逻辑与时序逻辑的本质区别是什么？请举例说明。

回答：
组合逻辑：输出仅由当前输入决定，无记忆功能。例如：与门、或门、加法器。
时序逻辑：输出由当前输入和电路状态（触发器存储的历史值）共同决定。例如：计数器、状态机。

2. Verilog中阻塞赋值（=）与非阻塞赋值（<=）的区别？

阻塞赋值：顺序执行，赋值立即生效。常用于组合逻辑设计。
非阻塞赋值：并行执行，所有赋值在时钟沿后同时更新，用于时序逻辑设计。
陷阱提示：若在时序逻辑中混用阻塞赋值，可能导致仿真与综合结果不一致！

3. 解释AXI总线协议的三种类型及其应用场景

AXI4-Lite：简化版，适合寄存器配置（低带宽）。
AXI4：支持突发传输，适合高性能内存访问。
AXI4-Stream：无地址流数据，适合视频、ADC采样等场景。

4. 如何降低FPGA设计的功耗？

时钟门控：关闭空闲模块的时钟。
数据通路优化：减少不必要的翻转率（Toggle Rate）。
使用低功耗模式：选择器件的低电压等级。
选择合适编码：如格雷码减少信号跳变。

5. FPGA设计的基本开发流程是什么？

需求分析：明确功能、性能、接口要求。
架构设计：模块划分、时钟域规划。
编码与仿真：编写RTL代码，进行功能仿真。
综合与实现：逻辑综合、布局布线。
时序验证<