计算机组成原理 —— 五段式指令流水线

落水 zh

于 2024-08-05 14:07:01 发布

阅读量941

点赞数 20

分类专栏： # CPU 文章标签：计算机组成原理

本文链接：https://blog.csdn.net/qq_67693066/article/details/140924178

版权

CPU 专栏收录该内容

3 篇文章 0 订阅

订阅专栏

计算机组成原理 —— 五段式指令流水线

五段式指令流水线
运算类指令
LOAD指令的执行过程
STORE指令的执行过程
条件转移指令执行过程
无条件转移指令的执行过程

我们今天来看看五段式指令流水线：

五段式指令流水线

五段式指令流水线是一种常见的处理器架构设计中采用的流水线技术，它将处理器执行一条指令的过程分为五个阶段。这种设计可以提高处理器的指令执行效率，尤其是在处理大量连续指令时。这五个阶段通常包括：

取指（Instruction Fetch, IF）：

在这个阶段，处理器从内存中获取下一条要执行的指令。

译码（Instruction Decode, ID）：

一旦指令被取出，它就会在这个阶段被解码，确定需要执行的操作类型以及涉及的寄存器或操作数。

执行（Execution, EX）：

解码后的指令在这里被执行。对于算术逻辑单元（ALU）指令，这意味着进行实际的计算；而对于分支指令，则可能涉及分支条件的评估。

访存（Memory Access, MEM）：

如果指令需要访问内存（例如加载或存储操作），那么这个阶段就是执行这些操作的时候。

写回（Write Back, WB）：

最后，在这个阶段，指令的结果被写回到寄存器文件或其他适当的存储位置。

在理想情况下，每个阶段都需要一个时钟周期来完成，因此每经过一个时钟周期，处理器就能执行一条新的指令。然而，实际情况中会存在各种限制和潜在的问题，如数据相关性、分支预测错误等，这些问题可能会影响流水线的性能。

在这里插入图片描述

运算类指令

运算类指令在五段式指令流水线中的执行过程可以概括为以下几个步骤：

取指 (IF: Instruction Fetch):

在这个阶段，根据程序计数器（PC）的内容，从指令缓存中读取下一条指令，并将其送到IF段的锁存器中。

译码 (ID: Instruction Decode):

指令被解码以确定其操作类型（比如加法、减法等），同时也会读取所需的源寄存器中的操作数，并将它们送入ID段的锁存器中。

执行 (EX: Execution):

在这个阶段，实际的运算被执行。例如，如果是一条加法指令，则ALU（算术逻辑单元）会执行加法操作。运算的结果会被保存在EX段的锁存器中。

访存 (MEM: Memory Access):

对于大多数运算类指令而言，这个阶段通常是空闲的，因为它不涉及内存访问。但是，这个阶段仍然会占用一个时钟周期，即使没有实际的操作发生。

写回 (WB: Write Back):

在这个阶段，运算的结果被写回到目标寄存器中。这样，下一条指令就可以使用这个结果作为其输入之一。

下面是一个更具体的例子，描述运算类指令如何在流水线中流动：

IF: 根据PC从指令缓存中取指令至IF段的锁存器。
ID: 取出所需操作数的寄存器值，并将这些值放置在ID段的锁存器中。
EX: 使用ALU执行运算，将结果存入EX段的锁存器。
MEM: 由于这是一个运算类指令，不需要访问内存，所以这个阶段不做任何操作。
WB: 将EX段锁存器中的结果写回到指定的寄存器。

需要注意的是，为了保持流水线的顺畅运行，即使在某些阶段（如MEM）没有实际工作要做，也需要确保每个阶段的执行时间相同。这意味着，如果其他阶段需要的时间比MEM阶段长，那么MEM阶段就需要等待额外的时间，以便与其他阶段同步。

在这里插入图片描述

LOAD指令的执行过程

LOAD指令用于从内存中加载数据到寄存器中。在五段式指令流水线中，LOAD指令的执行过程可以分为以下五个阶段：

取指 (IF: Instruction Fetch):

在这个阶段，根据程序计数器（PC）的内容，从指令缓存中读取下一条指令，并将其送到IF段的锁存器中。

译码 (ID: Instruction Decode):

指令被解码以确定其操作类型（LOAD），并读取所需的源寄存器地址（通常是基址寄存器和偏移量）。此外，还会生成有效的内存地址（EA, Effective Address）。

执行 (EX: Execution):

在这个阶段，计算有效地址（如果有的话），并准备访问内存。对于LOAD指令，这通常涉及到地址的计算。

访存 (MEM: Memory Access):

这是LOAD指令的关键阶段，其中根据之前计算的有效地址从内存中读取数据。数据被读取到MEM段的锁存器中，准备写回寄存器。

写回 (WB: Write Back):

在这个阶段，从MEM段锁存器中读取的数据被写回到指定的目标寄存器中。

下面是一个具体的LOAD指令在流水线中的执行流程示例：

IF: 从指令缓存中取出LOAD指令，并将其放置在IF段的锁存器中。
ID: 解码LOAD指令，并读取源寄存器的内容（基址寄存器和偏移量）。计算有效地址（如果有的话）。
EX: 计算有效地址（如果需要的话，例如将基址与偏移量相加）。
MEM: 根据有效地址从内存中读取数据，并将数据送入MEM段的锁存器。
WB: 将MEM段锁存器中的数据写回到目标寄存器中。

需要注意的是，流水线中可能会出现数据相关性问题。例如，如果一条LOAD指令的目标寄存器是另一条指令的源寄存器，那么在该LOAD指令完成之前，后续指令不能使用该寄存器中的数据。这种情况下，流水线可能会遇到停滞，直到LOAD指令完成。

为了避免这种情况，可以采用数据转发技术，即在流水线的早期阶段就将数据传递给后续需要该数据的指令，从而避免流水线的停顿。此外，还有一些其他的优化技术可以用来提高流水线的效率，比如分支预测和动态调度。
在这里插入图片描述

STORE指令的执行过程

STORE指令用于将数据从寄存器写入到内存中的特定位置。在典型的五段流水线处理器中，STORE指令的处理过程类似于LOAD指令，但有一些关键的不同点。以下是STORE指令在流水线中的执行流程：

取指 (IF: Instruction Fetch):

根据程序计数器(PC)的内容从指令缓存中读取下一条指令，并将其送到IF段的锁存器中。

译码 (ID: Instruction Decode):

解码STORE指令以确定其操作类型，并读取源寄存器地址（包含要存储的数据的寄存器）以及地址寄存器（包含内存地址的基址寄存器和可能的偏移量）。

执行 (EX: Execution):

如果需要，计算有效地址（EA, Effective Address）。这通常涉及将地址寄存器中的值与偏移量相加来形成最终的内存地址。

访存 (MEM: Memory Access):

在这一阶段，根据有效地址将数据写入内存。这是STORE指令特有的操作，在此阶段数据从寄存器移动到内存单元。

写回 (WB: Write Back):

对于STORE指令而言，写回阶段通常不需要做任何事情，因为数据已经写入内存。不过，一些处理器可能在此阶段更新一些状态信息，如修改条件码等。

下面是具体的STORE指令在流水线中的执行流程示例：

IF: 从指令缓存中取出STORE指令，并将其放置在IF段的锁存器中。
ID: 解码STORE指令，并读取源寄存器的内容（包含要存储的数据的寄存器）以及地址寄存器的内容（包含内存地址的基址寄存器和偏移量）。
EX: 计算有效地址（如果需要的话，例如将基址与偏移量相加）。
MEM: 根据有效地址将数据写入内存。
WB: STORE指令的写回阶段通常不涉及任何操作，除非有额外的状态需要更新。

需要注意的是，STORE指令可能会引起流水线中的数据相关性问题。例如，如果一条STORE指令的目标内存位置是另一条LOAD指令的源地址，那么在STORE指令完成之前，LOAD指令不能从该内存位置读取数据。这种情况下，流水线可能会遇到停滞，直到STORE指令完成。

为了避免这种情况，可以采用数据转发技术，或者在某些架构中使用缓冲技术来延迟实际的内存写入操作，直到流水线中的所有相关指令都完成为止。此外，还可以使用写缓冲区（Write Buffer）来暂时保存要写入的数据，直到它们可以安全地写入内存。这些技术可以帮助提高流水线处理器的性能。
在这里插入图片描述