FPGA
qsj8362234
这个作者很懒,什么都没留下…
展开
-
阻塞赋值和非阻塞赋值
在Verilog语言中,有阻塞赋值和非阻塞赋值。 阻塞赋值是在一个过程中,前后是顺序执行的,是串行的,后面的语句必须在前面的语句执行之后。 非阻塞赋值是并行的,同时发生的。 我做了一下实验 1。用阻塞赋值部分代码: begin a b end else begin原创 2010-12-01 23:06:00 · 802 阅读 · 0 评论 -
SOPC中SDRAM controller 的Timing配置
<br />最近用到sopc,设计片外ram,故整理“SOPC中SDRAM controller 的Timing配置”一文以备忘。<br /> <br />Timing选项:<br />CAS latency cycles(CAS等待时间):即为“从读命令到数据输出的等待时间”,其以时钟为单位。允许值是1、2、3,默认为3。<br />initialization refresh cycles(初始化刷新周期):即为“复位后,SDRAM控制器要执行多少个刷新周期作为初始化序列的一部分”,其以时钟为单位。允许转载 2011-04-17 09:53:00 · 2239 阅读 · 0 评论 -
quartus 生成pof的设置
在assignments -- device -- device and pin option, 在configuration 选项卡当中,要勾上Use Configuration device,并选择好配置芯片。选择configuration scheme为Active Serial原创 2011-04-12 08:57:00 · 7140 阅读 · 0 评论 -
sopc开发流程
<br />4.1 sopc开发流程<br />1,建立一个和工程名称完全一致的顶层设计文件。<br />2,启动SOPC builder,定制nios ii,占用1200~1400个逻辑单元和2个M4K RAM.性能为25MIPS。<br />选择指令缓存为2K,<br />设置JTAG调试模式,本设计中采用LEVEL 1。<br />3,添加片上存储器<br />在memory中,选中onchip menory ,选择类型为RAM,宽度为32位,40K.<br />4,首先在软核中添加EPCS Ser原创 2011-04-07 20:44:00 · 2437 阅读 · 0 评论 -
quartus中的文件类型
<br />文件可以分为五类:<br /> 1. 编译必需的文件:设计文件(.gdf、.bdf、EDIF输入文件、.tdf、verilog设计文件、.vqm、.vt、VHDL设计文件、. vht)、存储器初始化文件(.mif、.rif、.hex)、配置文件(.qsf、.tcl)、工程文件(.qpf)。<br /> 2. 编译过程中生成的中间文件(.eqn文件和db目录下的所有文件)<br /> 3. 编译结束后生成的报告文件(.rpt、.qsmg等)<br /> 4. 根据个人使用习转载 2010-11-23 20:17:00 · 7344 阅读 · 0 评论 -
如何载入管脚配置文件?
<br />问题的提出:开发板的管脚很多是固定的,例如某个管脚连着LED或者开关,这些管脚分配是不需要修改的,那么如何把其他工程文件的管脚分配方案导入进来呢<br /> <br />思路:建立一个工程需要配置的内容:<br /> 1. 器件类型(如Cyclone)<br /> 2. 器件型号(如EP1C12Q240C8)<br /> 3. 顶层实体名<br /> 4. 设计文件路径<br /> 如果针对具体的电路板,还要设置<br /> 1. 引脚分配(往往是内容最多的一原创 2010-11-23 21:09:00 · 2983 阅读 · 0 评论 -
异步串口的发送与接收
<br />module RS_232_r(clk9600,reset,datain,dataout,valid);<br />input clk9600,datain,reset;<br />outputreg [7:0] dataout;<br />outputreg valid;<br /><br />reg[7:0] temp;<br />reg flag;<br />reg [3:0] state;<br /><br />parameter IDLE=4'd0,<br /> S0转载 2011-01-12 22:24:00 · 766 阅读 · 0 评论 -
寒假计划
<br />完成以下几个实验<br />1,读取SD卡中的数据 显示在数码管上 用1位模式<br />2,把SD卡中的数据显示在液晶屏幕上<br />3,采用触摸屏,外加鼠标,确定坐标位置<br />4,研究下滤波器设计<br /> <br /> <br /> <br />原创 2011-01-12 21:19:00 · 586 阅读 · 0 评论 -
ModelSim显示模拟波形
<br />问题是,要看一个振幅调制的输出波形,ModelSim默认的是数字输出,想直接看波形。<br />这个问题应该不难,想想看ModelSim肯定支持这种功能,只是要摸索一下。一般都是点右键,果然有一个Format,里面有一个Analog选项,点上它,弹出了对话框,先用默认的试试看,输出波形感觉显示的幅度太小,看起来不方便,再回过头来把对话框里的值调整一下,得到了一个比较好的波形。不过问题就出现了,出来的波形上下重叠了。<br /> <br />菜单栏里逐个找了一遍,发现也有一个Format,里面有h转载 2011-01-02 14:24:00 · 15380 阅读 · 0 评论 -
脉冲成形滤波器设计
用17阶的FIR滤波器先用mallab产生FIR滤波器的参数和查表法要使用到的初始化数据原创 2011-01-03 16:20:00 · 7835 阅读 · 0 评论 -
手把手教你,借助matlab,如何制作Xilinx的coe文件
Xilinx的Rom的初始化是一件很麻烦的事情,要导入Coe文件。alteral是mif和hex文件,有专门的软件可以生成。coe文件的格式如下:MEMORY_INITIALIZATION_RADIX=10;MEMORY_INITIALIZATION_VECTOR=512,515,518,522,525,528,531,535,538,54。。。。。。。。12,23;注意:前面的2行不要动,RADIX后面的数字表示的是进制,这里取10进制。结尾用的是分号在matlab中关键的步骤如下,我们以一个周期1000原创 2011-01-01 22:36:00 · 19963 阅读 · 3 评论 -
在FPGA上加载UCOS
<br />必须要加的东西 timer<br />用片内的RAM做的内存,最高做到40K,和一个UCOS的大小很接近,所以这时候就要加载SDRAM的重要性了。<br />原创 2011-04-17 10:34:00 · 1974 阅读 · 0 评论