星旭的博客

1.根据官方文档“ug471_7series_selectIO.pdf”文档，第17页描述到fpga的管脚分为HR和HP。HR的电压可以配置为1.8v，2.5v，3.3v，为bank12、13到18。HP的电压仅可配置为1.8v，为bank32、33、34。2.第91页有讲到HP只可以配置为LVDS电平。HR只可以配置为LVDS25电平，且只有lvds和lvds25可设置终端电阻。3.BLVDS（bus lvds）只有HR可以4.sstl和hstl差分电平为存储类器件，例如sram ssram 等

最近在调试ad9361，发送都调试好了，但是接收一直没调试好，折腾了一个多月才搞定接收。根据官方提供的api代码，需要修改的有：1.修改reference_clk_rate参考时钟；2.修改xo_disable_use_ext_refclk_enable参数确定是使用晶振还是外供时钟；3.修改two_rx_two_tx_mode_enable，确定采用双收双发还是单收单发；4.rf收发端口使用的端口号；5.发送的衰减空置；6.接收的增益模式（手动或者自动）；7.基带时钟配置；8.射频本振配置

1.上位机下载网址：https://www.keysight.com/cn/zh/lib/software-detail/computer-software/n9320b-spectrum-analyzer-pc-software-1817046.html2.进这个网站，先下载IO Libraries Suite，安装。 另外再下载N9320B Spectrum Analyzer PC Software，安装3.安装好了后，设置频谱分析仪IP地址和电脑在一个网关，然后通过网线连接，用那个软件就可以.

最近在调试一个项目用的是zynq7045的ps外挂88e1111，网口能协商上，但是ping不通，解决办法为在lwip库中新增该代码：修改寄存器20的bit1和bit7为1，分别代表发送延时和接收延时，由0改为1。然后还要进行软复位如果是操作系统则修改设备树：...

输入m即可

1.AD936x系列帖年终汇总，相关疑问的请对号入座！（https://ez.analog.com/cn/other/f/forum/56501/ad936x）

比如：ceil(64乘y)等同于(unsigned int)(64乘y+0.5)

after表示延时1ms

xpm_cdc_single是把1bit的信号从一个时钟域同步到另一个时钟域

ddr的接口和fixed的io接口信号必须接到顶层，否则虽然ps的串口是通的，但是网口不能通

下图所示实现的是将128个16bit数据排列成256个8bit数据

从上图和下图来看也就是说inout信号就来后可以直接送入IDDR和ODDR；但是oddr送出的数据可以加assign data_inout＝en? oddr_out : 1’bz;输入端iddr不可以加assign iddr_in＝en? data_inout: 1’bz;否则会报错说oddr输出信号必须要接入到顶层...

bq3060采用SMBuss总线，时序大致与i2c一致，区别在于：1.速率为10k~100k（建议20k）2.每次都需要等待应答3.应答前后需要等待一段时间再发送或者接收8bit数据4.两次进行数据读写操作之间应该间隔一段较长的时间，否则会出现操作某些寄存器时没有响应，或读出数据不对...

在编译vivado的时候经常忘记修改版本号通过下面的tcl脚本可以实现脚本的自动管理

配置文件为*.mhs

配置文件为*.mhs文件。