![](https://img-blog.csdnimg.cn/2019103112353593.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
Verilog语言
主要介绍一下集成电路计算机辅助设计与验证时用到的硬件设计语言Verilog
路小安
简介被狗吃掉了
展开
-
9、时序逻辑电路设计描述技巧
时序逻辑电路设计描述技巧目录时序逻辑电路设计描述技巧 9.1、时序逻辑电路的特点和基本单元(1)特点(2)基本存储单元 9.2、常见时序逻辑电路的描述(1)计数器(2)时钟分频器(3)通用移位寄存器(4)线性反馈移位寄存器——LFSR建模 与组合逻辑电路不同,时序逻辑电路的输出不仅与当前的输入有关,还与电路原来的状态有关,有组合逻...原创 2019-11-10 15:29:38 · 1882 阅读 · 0 评论 -
8、组合逻辑电路设计描述及优化
组合逻辑电路设计描述及优化目录组合逻辑电路设计描述及优化 8.1、组合逻辑电路的描述方法 8.2、组合逻辑电路描述的常见问题(1)敏感表不全(2)组合逻辑描述中引入锁存器(3)产生组合电路反馈(4)无意识产生的线或逻辑 8.3、常见的组合逻辑电路描述(1)Multiplexers(2)Encoder / priority encoder...原创 2019-11-10 15:24:15 · 4085 阅读 · 0 评论 -
7、系统任务和编译指令
系统任务和编译指令目录系统任务和编译指令 7.1、系统任务和系统函数(1)获取仿真时间的系统函数:$time,$realtime,$stime(2)显示和打印系统任务:$display,$write(3)选通与监控系统任务:$strobe和$monitor(4)用于文件操作的系统任务(5)用于暂停和退出仿真的系统任务:$stop和$finish(6)用于产...原创 2019-11-10 15:18:54 · 301 阅读 · 0 评论 -
6、标识符的作用域规则
标识符的作用域规则 标识符是模块、变量、端口、实例、函数、任务、块结构等对象的名称,用于唯一地标识该对象。一个标识符的作用域是指Verilog描述中,该标识可以被识别的范围,作用域规则定义了这个范围。 Verilog可以在四种实体中定义标识符:即模块、任务、函数和有名块。每个实体定义的标识符的局部作用域从它的定义位置开始到相应实体结束。对于这四种实体,其标识符范围为...原创 2019-11-05 23:14:39 · 684 阅读 · 0 评论 -
5、任务和函数
任务和函数目录任务和函数 5.1、任务(1)任务的定义(2)任务的调用(3)可重入任务 5.2、函数(1)函数的定义(2)函数的调用 Verilog中模块(module)作为主要层次分割方法,函数(function)和任务(task)提供附加的代码分割和封装方法。 任务和函数有以下特点:①用于模块中需要...原创 2019-11-04 12:27:28 · 492 阅读 · 0 评论 -
4、模块的实例化
模块的实例化目录模块的实例化 4.1、显式实例化和隐式实例化 4.2、模块实例化时的参数载入(1)defparam语句(2)参数传递法 完成一个模块声明相当于创建了一个模板,只是说明模块如何工作及其内部结构、外部接口;模块的使用必须通过模块的实例化完成。每个实例都是模块的一个完全的拷贝,都代表了实际电路中的某个功能结构单元,相互独立、并行。...原创 2019-11-03 11:28:22 · 2937 阅读 · 0 评论 -
3、门级建模
门级建模目录门级建模3.1、门的类型(1)多输入门:一个标量输出和多个标量输入(2)多输出门:具有一个标量输入和多个标量输出(3)三态门:只在控制信号有效时才能传递数据;如果控制信号无效,则输出高阻z 3.2、门实例语法3.1、门的类型 基本的门原语有3种,有12个门类型。(1)多输入门:一个标量输出和多个标量输入 常用的门类关键字有:...原创 2019-11-02 20:56:41 · 1543 阅读 · 0 评论 -
2、Verilog语言之行为级建模
行为级建模目录行为级建模 2.1、数据流描述 2.2、结构化过程语句(1)initial语句(2)always语句(3)时序控制(4)过程赋值语句块(5)顺序语句块与并行语句块 2.3、条件语句 2.4、分支语句(1)case(2)casex和casez(3)使用注意 2.5、循环语句(1)repeat...原创 2019-11-02 20:54:17 · 1605 阅读 · 0 评论 -
1、Verilog的基础知识
Verilog的基础知识目录Verilog的基础知识1.1、Verilog模块的定义与构成1.2、基本语言要素1.2.1、词法约定1.2.2、数据类型1.2.3、操作符及其表达式1.1、Verilog模块的定义与构成模块是Verilog层次化设计的基本构件,代表一个基本的功能单元。每个模块由几个部分组成,包括模块名称、端口列表、数据类型说明、内部变量定义和电...原创 2019-10-31 12:50:29 · 3362 阅读 · 0 评论