![](https://img-blog.csdnimg.cn/20201014180756930.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
cadence学习
sdd_xuewuzhijing
这个作者很懒,什么都没留下…
展开
-
allegro16.6转dxf的注意事项
1,先在Display->Color/Visibility中选择要转换的层。2,层转换所用文件:目录在安装目录下,具体如下图。原创 2024-04-06 12:17:49 · 255 阅读 · 1 评论 -
allegro 学习过程中遇到的问题
1.先摆放完元件后,发现没有画边框。此时执行以下操作:setup->outlines->board outline,出现以下错误:原创 2016-07-01 16:07:47 · 336 阅读 · 0 评论 -
Allegro 铺铜
一、Allegro 铺铜1、建议初学者内电层用正片,因为这样就不用考虑flash焊盘,这时候所有的过孔和通孔该连内电层的就连到内电层,不该连的就不连。而如果用负片,那么如果做焊盘的时候如果没有做flash焊盘,那么板子就废了。2、在外层铺铜:shape –> rectangular 然后再option中进行设置 (1)、动态铜(dynamic copper) (转载 2016-07-15 09:48:41 · 4520 阅读 · 0 评论 -
DRC错误: package to package spacing
package to package spacing DRC错误: 错误显示:在DRC Report中或P-P中提示: package to package spacing :required value:0mil;Actual Value:100mil。 错误表示:元件到元件的距离不满足约束条件。实际上约束条件为0mil,本身就不对。实际影响不大,可以忽略。 解决:原创 2016-07-15 11:25:34 · 4628 阅读 · 0 评论 -
如何将PADS layout的封装转换为allegro封装
1.将layout中的via,net,shape,line等所有信息都删掉,只保留器件封装信息。2.在layout中执行file->export->.asc文件。 此处注意: (1)文件名字可以有英文字母,数字,但不要有小数点,否则会提示“output file name cv5.1 is illegal” (2)Format版本只能选择pads原创 2016-07-19 10:04:34 · 8940 阅读 · 1 评论