Makefile的原则是倒序着写, 如test.c 编到test.bin:
test.bin(目标) : test(依赖)
arm-eabi-objcopy -O binary test test.bin //这里写有依赖文件后怎样生成目标文件
test : test.o
arm-eabi-ld test.o -o test //这里写有test.o后怎样生成test
test.o : test.c
arm-eabi-gcc test.c -c -o test.o // test.c 生成test.o
makefile执行时可以指定目标: make 目标 //不指定目标则执行第一个目标
makefile里的执行语句前加"@",表示此语句的信息不输出
.PHONY : 目标 //可避免目标名与文件名同名时的冲突
如:
6 .PHONY : clean hello
7 clean:
8 @echo “clean”
9
10 hello:
11 @echo “hello world”
$< 表示第一个依赖文件
$^ 表示所有依赖文件
$@ 表示目标
$(CURDIR) //获取当前目录的路径
目标 : 另一目标 //makefile里的目标可以依赖另一个目标
CFILES := ${wildcard .c} //获取当前目录下的.c文件
OBJS := ${patsubst %.c, %.o, $(CFILES)} //把*.c的文件名替换成*.o
make TARGET=hello //执行makefile时,改变里面变量TARGET的值
makefile里给子目录的makefile传递参数:
export CROSS_COMPILE := arm-eabi-
export TOPDIR := $(CURDIR)