并发（二）——volatile理解

首先，确定一点就是volatile不具备原子性，但是拥有可见性，并且在一定程度上拥有有序性。
不具备原子性的原因：
因为可以认为是三个步骤

1. 根据jmm理解，从主内存获取变量的值，并将其放入线程工作内存
2. 工作区中的变量副本执行加一操作
3. 再将工作内存写入主内存

其中线程一和线程二有可能同时执行1，然后再执行2，3步骤的时候，就会重复赋同样的值。

可见性和有序性原因
volatile拥有指令重排和内存屏障这两个特点。
主要是以下四个指令

• LoadLoad屏障：对于这样的语句Load1; LoadLoad; Load2，在Load2及后续读取操作要读取的数据被访问前，保证Load1要读取的数据被读取完毕。
• StoreStore屏障：对于这样的语句Store1; StoreStore; Store2，在Store2及后续写入操作执行前，保证Store1的写入操作对其它处理器可见。
• LoadStore屏障：对于这样的语句Load1; LoadStore; Store2，在Store2及后续写入操作被刷出前，保证Load1要读取的数据被读取完毕。
• StoreLoad屏障：对于这样的语句Store1; StoreLoad; Load2，在Load2及后续所有读取操作执行前，保证Store1的写入对所有处理器可见。它的开销是四种屏障中最大的。在大多数处理器的实现中，这个屏障是个万能屏障，兼具其它三种内存屏障的功能
  其中StoreLoad保证了可见性，也就是更改后立即写入主内存；其他三个命令保证了有序性。