![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
verilog
集成电路设计那些事儿
微信公众号:集成电路设计那些事儿,模拟/数字电路设计,已更新版图设计,PCB设计,未来更新Verilog数字设计等,欢迎持续关注!
展开
-
Wallace Tree 图解
Wallace Tree 主要思想是:将三行变成2行,实际相当于3位到2位的压缩器,简称3-2压缩器。其思想还是通过合理的分配步骤,处理 两个数相乘的过程中,出现的大量的部分积。也就是说,传统的算法,所有部分积都单独列出来,两个数相乘,有多少位,就得列出多少位,然后,所有部分积相加,得出最终结果。 这样的缺点无疑是:慢!和上一篇 Booth 编码 类似,Wallace Tree 也是充分利用部...原创 2020-01-15 22:32:39 · 5350 阅读 · 2 评论 -
Booth编码以及运算实例
使用booth编码,可以极大的减少在数字电路中,部分积的计算个数。Booth编码原则:0 0 编码 00 1 编码 +11 0 编码 -11 1 编码 0从上述编码原则中可以看出来,对于连续的1,可以变成0,而连续的1前后的0,可以分别变成1 -1,或者 -1 1,这样,就变成递增一位后(也就是变成两个数的加减)的加减,这就是减少运算的由来的原因。如果还不理解,可以通俗的解释,不一定...原创 2020-01-04 18:13:21 · 10055 阅读 · 4 评论 -
modelsim仿真出现 already declared in this scope 问题
modelsim仿真出现 already declared in this scope 问题使用环境: ISE 14.7 + Modelsim SE-64 10.1c 联合仿真问题如下解决办法:需要在端口中,对信号进行先声明,把端口外的声明去掉,解决如下:...原创 2018-10-09 15:02:25 · 14471 阅读 · 2 评论 -
vivado 添加文件 scan and add rtl include files into project
vivado 添加文件 scan and add rtl include files into projectScan and Add RTL Include Files into Project: Scans all RTL source files and addsany referenced Verilog ‘include files into the project structur...原创 2019-03-03 11:14:55 · 1946 阅读 · 0 评论