shonnon_xie的博客

原创 FPGA CAD自动化设计流程

FPGA CAD自动化设计流程 设计描述(Design Description)： 用户将电路设计用硬件描述语言(Verilog/VHDL)、模块图或波形图等形式描述。 逻辑综合(Logic Synthesis)： 调用综合工具将用户设计综合为与工艺无关的基本逻辑门电路。逻辑综合的过程包括输入网表解析，抽象语法树生成，逻辑展开，逻辑优化，逻辑映射等。 工艺映射(Technology Mapping)： 将逻辑综合后的门级电路映射为用FPGA基本逻辑单元实现的网表，这个过程与目标器件相关。对传统岛式FPGA