FPGA学习
shuidetiankong
这个作者很懒,什么都没留下…
展开
-
带有同步清0、同步置1的D触发器模块描述及其Testbench测试
1、Verilog描述具有有异步清0、异步置1的D触发器//同步复位、置位D触发器模块描述module D_synctrigger(clk,rst,set,D,Q); input clk,rst,set,D; output Q; reg Q;//寄存器定义 always @(posedge clk) begin if(rst) //同步清0,高有效 begin原创 2016-03-04 22:22:56 · 19594 阅读 · 0 评论 -
带有异步清0、异步置1的D触发器模块描述及其Testbench测试
1、Verilog描述具有有异步清0、异步置1的D触发器 //带有异步清0、异步置1的D触发器模块描述module D_trigger(clk,set,rst,D,Q); input clk; input set; input rst; input D; output Q; reg Q; //寄存器定义 always @ (posedge clk or neged原创 2016-03-04 16:17:27 · 19493 阅读 · 2 评论