- 博客(7)
- 资源 (35)
- 收藏
- 关注
RSS订阅
原创 Vivado里程序固化详细教程
加粗样式Vivado里程序固化详细教程编者注：初玩FPGA开发板，我们都会遇到这种情况，每次事先写好的程序编译成功后，下载到板子里，输出结果十分赏心悦目，随着掉电之后，程序也就随之消失，再次上电，又要重新编译下载程序，十分麻烦，不是我们想看到的结果。所以学会固化程序十分重要！下面就来说说如何固化程序。目的简介：将FPGA的配置文件（固化用的配置文件是二进制文件，仅bin文件）烧写到板载Flas...
2018-11-26 12:46:50
34341
5
转载 基于FPGA实现OV5640摄像头的视频图像采集及VGA显示
https://blog.csdn.net/chengfengwenalan/article/details/83449467
2019-05-26 20:46:02
1202
转载 OV7725摄像头图像采集基础知识
目前FPGA用于图像采集 传输 处理 显示应用越来越多，主要原因是图像处理领域的火热以及FPGA强大的并行处理能力。本文以OV7725为例，对摄像头使用方面的基础知识做个小的总结，为后续做个铺垫。XCLK:工作时钟输入，由主控器产生，频率为24MHz； HREF:行参考信号输出； PCLK:像素时钟输出，由XCLK产生，用于控制器采样图像数据(时钟速率<5ns,比如PCL8...
2019-05-26 18:29:58
3949
1
转载 vivado使用自带IP核和创建自己定义的IP核
转 vivado使用自带IP核和创建自己定义的IP核任务：使用vivado自带IP和创建IP目的：学会使用Vivadao相关的IP组件步骤：1.使用自带IP工程创建好之后，选择IP Catalog。软件就会列出自带的，自带的IP核有很多种，选择自己需要的，可以直接查找。此处选择FIFO作为例子。选择好IP核之后，选中并双击就会弹出IP核配置窗口，例如下图中FIFO的配置页面，有ip名...
2019-05-08 16:38:12
8234
转载 Vivado中异步FIFO的实现和使用
Vivado中异步FIFO的实现和使用FIFO应用：1、在千兆以太网数据写入，往DDR3里面写数据时候2、AD采样时钟和内部时钟不同时，需要FIFO进行转换3、同频异相时也需要用FIFO进行转换 Vivado中FIFO generator的配置方法1、2、standard FIFOread mode读取时会延迟一个周期时钟，first word fall throughr...
2018-11-15 20:37:07
4700
转载 Vivado 双口RAM 的调用和实现
Vivado 双口RAM 的调用和实现 1.双口RAM概述双口RAM（dual port RAM）在异构系统中应用广泛，通过双口RAM，不同硬件架构的芯片可以实现数据的交互，从而实现通信。例如，一般情况下，ARM与DSP之间的通信，可以利用双口RAM实现，ARM通过EBI总线连接到双口RAM的A口，DSP通过...
2018-11-15 20:24:23
1490
转载 数字设计FPGA应用学习笔记
转载https://blog.csdn.net/chinkwoyu/article/details/80259064 数字设计FPGA应用学习笔记数字设计FPGA应用学习笔记第一章 FPGA基础及电路设计FPGA基础及7系列FPGA基本原理FPGA概述FPGA基本逻辑结构7系列FPGA CL...
2018-11-15 20:15:43
1651
1
Vivado使用误区与进阶
2020-02-23
XILINX FPGA Verilog编程大全.pdf
2020-01-01
基于Basys3的数字电路开课指导手册_英文原版.zip
2019-12-01
UltraFast Design Methodology Guide for the Vivado Design Suite.pdf
2019-05-11
Digilent Zybo-Z7 Vivado HLS视频处理官方入门实验指导手册英文版
2019-03-08
嵌入式软核设计
2019-03-08
Verilog数字系统设计教程-总结
2019-03-08
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人