- 博客(2)
- 资源 (2)
- 收藏
- 关注
FPGA作业题verilog源文件 哈夫曼编码
Xilinx哈夫曼编码 对一段数据序列进行哈夫曼编码,使得平均码长最短,输出各元素编码和编码后的数据序列。
1. 设计要求
(1)组成序列的元素是[0-9]这10个数字,每个数字其对应的4位二进制数表示。比如5对应0101,9对应1001。
(2)输入数据序列的长度为256。
(3)先输出每个元素的编码,然后输出数据序列对应的哈夫曼编码序列。
环境是ISE 14.7, ModelSim 10.4
2018-09-08
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人