PLL

锁相环路（记为PLL）是一个自动相位控制系统（又称APC），它能使受控震荡器的频率和相位均与输出信号保持确定的关系。目前锁相环路在在许多技术领域获得了广泛的应用，在模拟与均与输出信号保持确定的关系。

锁相环路是由鉴相器(简称 PD)、环路滤波器（简称 LPF或LF）和压控振荡器（简

称 VCO）三个部件组成闭合系统。这是一个基本环路，其各种形式均由它变化而来

它把输入信号 S_i(t)和压控振荡器的输出信号S_o(t)的相位进行比较，产生对应于两个信号相位差的误差电压S_e(t)。
环路滤波器的作用是滤除误差电压S _e(t)中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。
压控振荡器受控制电压S _d(t)的控制，使压控振荡器的频率向输入信号的频率靠拢，直至消除频差而锁定。
锁相环是个相位误差控制系统。它比较输入信号和压控振荡器输出信号之间的相位差，从而产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。在环路开始工作时，如果输入信号频率与压控振荡器频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，结果鉴相器输出的误差电压就在一定范围内变化。在这种误差电压的控制下，压控振荡器的频率也在变化。若压控振荡器的频率能够变化到与输入信号频率相等，在满足稳定性条件下就在这个频率上稳定下来。达到稳定后，输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，这时环路就进入“锁定”状态。这就是锁相环工作的大致过程。

what is PLL?Short for phase-locked loop， an electronic circuit that controls an oscillator so that it maintains a constant phase angle （i.e.， lock） on the frequency of an input， or reference， signal. A PLL ensures that a communication signal is locked on a specific frequency and can also be used to generate， modulate and demodulate a signal and divide a frequency.
PLL is used often in wireless communications where the oscillator is usually at the receiver and the input signal is extracted from the signal received from the remote transmitter.
PLL是一种电路，可将振荡器生成的输出信号的频率和和相位与基准信号或输入信号同步，在同步（或称为锁定）的状态下，振荡器的输出信号和基准信号之间的 相位误差为零，或保持不变，如果误差变大，则控制机制将作用于振荡器，是相位误差再次减到最小值，实际上在这种反馈控制系统中，输出信号的相位被锁定成基 准信号的相位，锁相环的名称就是由此而来。
PLL在时钟控制中起什么作用？
锁相回路,用来统一整合时脉讯号,使内存能正确的存取资料。
系统同步的需要，能抵抗一定的干扰。判断相位与VREF相位值之差,可以软件控制来校正相位

参考：
http://emfang.blog.hexun.com/5358221_d.html
http://blog.sina.com.cn/s/blog_4b76eb7c010005rv.html