Makefile基本规则
基本规则如下:
target [target...] : [dependent ...]
[ command ...]
# command前必须是TAB
语法示例分析:
helloworld.o: main.o print_hello.o
gcc -o helloworld main.o print_hello.o
则对比可看书':'前为target名字,后为依赖。命令行必须为TAB开头。我们发现这里的命令和我们直接在终端执行的命令一样,即shell command可以在Makefile中使用,对的,这也是有些人认为Makefile是增强版的Shell的原因。 我们想执行此target,则执行’Make target‘即可(示例,则执行make helloworld.o)。
Makefile初级语法
Makefile语法中除了基本规则外,Makefile还支持宏定义,显性隐性规则等其他语法。基本的语法有:
- 宏定义 Makefile中的宏定义类似于变量定义。语法点有: 1. 两种格式
我们用以Macros_M# '='可以使用在后面定义的变量 OBJS_1 = ProgramA.o ProgramB.o ${OBJS_2} OBJS_2 = ProgamC.o ProgramD.o # ':='仅能使用在前面定义的变量 OBJS_3 := ProgamE.o ProgramF.o ${OBJS_4} OBJS_4 = ProgramG.o ProgramH.o ${OBJS_2}