【INTEL（ALTERA）】为什么在 PCI Express* 的 F-Tile Avalon® Streaming FPGA IP 内出现时序违规？

说明

由于 Quartus® Prime Pro Edition 软件版本 23.2 和 23.3 存在一个问题，在 Agilex™ 7 设备中将面向 PCI Express* 的 F-Tile Avalon® Streaming FPGA IP 从 Quartus® Prime Pro Edition 软件 23.1 版迁移到 23.2 或 23.3 版时，您可能会看到任何路径以下列方式结束的时序违规。

• *|hdpldadapt_tx_chnl_*~pld_tx_clk1_dcm.reg
• *|cur_state*|din_s1
• *|pcie_src_inst|p*_hot_rst_cur_state[*]
• *|pcie_src_inst|in_warm_rst_inst|*

  ---

解决方法

要解决此问题，请将以下 set_false_path 添加到顶部的 SDC 文件中，这将修复时序违规：

• set_false_path -from [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|pld_adapter_tx_pld_rst_n_r_ch*[*]] -to [get_keepers *auto_tiles|z1577*|hdpldadapt_tx_chnl_*~pld_tx_clk1_dcm.reg]
• set_false_path -from [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|pld_adapter_rx_pld_rst_n_r_ch*[*]] -to [get_keepers *auto_tiles|z1577*|hdpldadapt_rx_chnl_*~pld_rx_clk1_dcm.reg]
• set_false_path -from [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|pld_adapter_rx_pld_rst_n_r_ch*[*]] -to [get_keepers *auto_tiles|z1577*|hdpldadapt_tx_chnl_*~pld_tx_clk1_dcm.reg]
• set_false_path -from [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|cur_state*] -to [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|cur_state*|din_s1]
• set_false_path -from [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|cur_state*] -to [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|p*_hot_rst_cur_state[*]]
• set_false_path -from [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|in_warm_rst*] -to [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|in_warm_rst_inst|*]

从 Quartus® Prime Pro Edition 软件版本 23.4 开始，该问题已修复。